在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] ACTEL fpga routing detail 在哪里查看 attach_img huhudebin 2013-4-1 01330 huhudebin 2013-4-1 09:40
[求助] 求教:memory compiler能否产生读优先形式的双口RAM?? 阎发发是学霸 2013-3-31 12732 my2817 2013-3-31 19:47
[求助] processor is stalled at memery access matrx 2013-3-31 01738 matrx 2013-3-31 16:28
[求助] 請問,在verilog中,不常見的冒號(已解決) jack6769 2013-3-26 65195 jack6769 2013-3-30 16:47
[讨论] RF接收如何对两路信号同时处理 yoiky 2013-3-30 01954 yoiky 2013-3-30 16:33
[讨论] RF接收如何对两路信号同时处理 yoiky 2013-3-30 01895 yoiky 2013-3-30 16:33
[求助] 如何把两路用位同步时钟提取到信号合并后实时发送 yoiky 2013-3-30 23008 yoiky 2013-3-30 14:35
[求助] vhdl testbench 574920045 2013-3-30 01895 574920045 2013-3-30 11:57
[求助] FPGA综合的时候关于PLL报错不会解决,求大手指点!? anmomo 2013-3-29 57430 networkqiu 2013-3-30 11:12
[求助] 逻辑电平检测电路 attach_img zhanglinlin0514 2013-3-26 63884 networkqiu 2013-3-30 11:03
[求助] cadence 无运放 怎么办 djsly4321 2013-3-29 11323 djsly4321 2013-3-30 08:36
[活动] zynq奖品展示-spartan6lx16奖品展示 attach_img gaochy1126 2013-3-22 33751 yuxhuitx 2013-3-29 22:22
[求助] 求quartus12.1sp1在Linux系统下的破解方法(64bit) goalyoung 2013-3-27 12330 ericfh 2013-3-28 16:40
[调查] 我想设计一个IC,专用于FPGA加密,大家觉得怎么样? fzfh1219 2013-3-27 63178 demonsolar 2013-3-28 11:56
[求助] 怎么判断输入方波信号的上升沿 summuy 2013-3-6 811940 yadog 2013-3-28 11:42
[求助] XUPV5 LX110T 配置问题 南开十年 2012-4-6 53634 cyberanzal 2013-3-28 10:19
[求助] quartus中rom的问题 mailforreg1 2013-3-28 15463 coyoo 2013-3-28 10:03
[求助] .18的工艺下,数字电路最多能跑到多少M啊??? yic2000 2013-3-18 42376 jack888518 2013-3-28 00:06
[求助] 关于verilog中拼接符的使用疑问,求大神指点 丁凤 2013-3-22 38749 jack888518 2013-3-28 00:02
[求助] RTL上板验证部分不通过  ...23 SKILLER 2013-3-20 207924 jack888518 2013-3-27 23:42
召唤一起做OR1200扩展版的有志之士 wyyshaken 2009-3-9 22624 gs2198 2013-3-27 22:26
[讨论] 做FPGA的方向是什么呢? shiyinjita 2013-3-26 32682 shiyinjita 2013-3-27 20:52
[求助] 关于数字前端软件。。。。。。。。。。 HADIST 2013-3-26 13350 my2817 2013-3-27 12:19
[求助] 安装DC求助!!!!! HADIST 2013-3-23 52227 HADIST 2013-3-27 09:36
[求助] spectre跑完仿真直接自动关闭了,为啥啊? 云中鹤叉 2013-3-26 12287 云中鹤叉 2013-3-27 09:18
[求助] Microblaze软核如何与FPGA中其它模块共享BRAM?  ...2 pengpwn 2011-11-10 106963 wind_demon 2013-3-27 07:56
请教VMM_log的用法 cdjmp8 2008-1-23 33522 zrzf23 2013-3-26 23:42
[求助] 关于SignalTabII时钟信号的问题 益达。我的 2013-3-26 02346 益达。我的 2013-3-26 22:40
[求助] 请问如何控制synplicity.ucf的内容? adrian7 2013-3-26 12558 eaglelsb 2013-3-26 14:59
[求助] 怎么改进时序约束 cuizehan 2013-3-25 33266 cuizehan 2013-3-26 11:07
[资料] quartus II出12.1版了,想尝鲜的朋友可以下载啦。。 swjtu1314 2012-11-21 45715 murphy522 2013-3-25 23:07
[求助] 谁指点一下,OSERDES,我都晕了 djqlyy 2013-3-18 22745 murphy522 2013-3-25 23:03
[求助] FPGA的边界扫描测试 sdkhy0808 2013-3-25 01552 sdkhy0808 2013-3-25 21:51
[求助] DC2010破解的问题 longxigen 2013-3-25 11817 longxigen 2013-3-25 19:48
各位大侠,对于大规模的CrossBar,有什么好的实现方法没?怎样借签Rom的实现原理  ...2 mmm8193 2009-11-18 114292 gs2198 2013-3-25 19:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 04:57 , Processed in 0.058757 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块