求助：50M时钟怎么倍频+分频成65M时钟？

罗高樵 · 发表于 2013-5-6 21:42:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大二学生，最近在做VGA的驱动，但板上只有50M时钟，现在想做1024*768的分辨率，怎么用锁相环和逻辑门弄出个65M时钟？

罗高樵 · 发表于 2013-5-6 22:10:05

来个大牛帮帮忙啊。。。。

changan1216 · 发表于 2013-5-6 22:24:31

锁相环直接设置参数不就有了么...............

罗高樵 · 发表于 2013-5-6 22:27:54

回复 3# changan1216

不是只能倍频整数倍的么

chen.terry · 发表于 2013-5-6 22:31:50

分数倍频。M/N，这个得硬件支持才行，自己用逻辑门搭出来，难度太大了吧，几乎不可能。

罗高樵 · 发表于 2013-5-6 22:47:14

回复 5# chen.terry

谢谢解答。。。。

mipsgreen · 发表于 2013-5-7 10:22:40

1. 直接计算的话，就是50M先10分频，然后13倍频，看你的PLL能不能这样配置。
2. 如果不行，可以用PLL级联的方式试试

3. 为什么需要65MHz呢？ 1024*768的分辨率，刷新频率是60Hz的话，25MHz的时钟也够了。

罗高樵 · 发表于 2013-5-7 12:24:44

回复 7# mipsgreen

1024*768@60Hz是用65M时钟，还有锁相环能13倍频，但分频能10倍吗？

mipsgreen · 发表于 2013-5-7 13:09:13

本帖最后由 mipsgreen 于 2013-5-7 19:25 编辑

65MHz，那你的显示接口应该是串行的吧，类似DVI这种.
一般PLL都可以配置分频和倍频两个参数，但具体支持怎么样配置，要看具体的PLL
如果一个PLL不能配置成10分频后13倍频，你可以用一个PLL产生5MHz的时钟，拉到FPGA
外部，然后用另外一个PLL做13倍频。 PLL能不能支持13倍频，这和你FPGA上的PLL相关。

罗高樵 · 发表于 2013-5-7 19:21:27

回复 9# mipsgreen

谢谢

[求助] 求助：50M时钟怎么倍频+分频成65M时钟？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2