在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] Zynq-7000_EPP_Product_Brief_-_Xilinx 691564736 2013-5-25 02334 691564736 2013-5-25 10:44
[求助] VCS 仿真自己停了,按【ctrl+c】后,出现Warning和Error信息,请高手分析原因! - [悬赏 100 信元资产] wl1314 2013-5-7 34017 like_lk 2013-5-25 10:37
[讨论] win7下ISE10.1的This is a Lite version of ISE Simulator(ISim).的解决办法 691564736 2013-5-25 03548 691564736 2013-5-25 10:14
[求助] 一个cadence15.7 DRC检查的问题 ctulyra 2013-5-24 02315 ctulyra 2013-5-24 22:49
[求助] 一个cadence15.7 DRC检查的问题 ctulyra 2013-5-24 02510 ctulyra 2013-5-24 22:36
[求助] 请教一个verilog编程问题 (更新) - [已解决] yong19891101 2013-5-23 54179 ivor_kandy 2013-5-24 22:30
[求助] FPGA业界高手来指导下小弟入职后的发展方向? glace12123 2013-5-24 32316 Lawee 2013-5-24 21:58
[求助] 请教一个verilog编程问题 悬赏100信元 yong19891101 2013-5-23 93175 zhaichunhua168 2013-5-24 21:31
[求助] quartusii中的双向口波形仿真 piscesfate 2013-5-23 33475 piscesfate 2013-5-24 16:16
[求助] 各位大虾快来帮帮小弟! liu_hai_bo 2013-5-19 21467 立青 2013-5-24 14:07
[求助] 关于约翰逊译码器(johnson decoder)的疑问 zdg2011 2012-3-29 13279 brucechina 2013-5-24 10:25
[原创] 各位道友帮忙看看安装的quartus 11.1成功了么? NoTCsmile 2012-9-23 95890 血与泪交织 2013-5-24 10:17
[求助] DC如何才算时序收敛 Hvyikey 2010-9-21 93608 HADIST 2013-5-23 23:30
[求助] 求助 vHdl语言设计FIFO存储器 遇到麻烦 mirack 2013-5-23 12160 HADIST 2013-5-23 23:24
[求助] 关于dc的问题 fl_5588 2013-5-15 13040 fl_5588 2013-5-23 21:40
[求助] Alter TDO和GND之间的电阻? majia123qwe 2013-5-23 02043 majia123qwe 2013-5-23 20:07
[求助] verilog反馈结构求助 折腾两星期了 yong19891101 2013-5-20 310974 yong19891101 2013-5-23 20:05
[求助] 功能仿真出现不定态 绿茶盖儿 2013-5-23 11918 绿茶盖儿 2013-5-23 18:06
[求助] 功能仿真成功,实际测量失败 guozheng 2013-5-17 63227 moshushi_xiang 2013-5-23 16:55
[求助] 关于HDL描述电路的问题! HADIST 2013-5-21 42337 HADIST 2013-5-22 23:24
[求助] 噪声估计(两个数相加和另一个数比较怎么实现) qiao333777 2013-5-22 02144 qiao333777 2013-5-22 22:38
[求助] chipscope 通信接口问题 - [悬赏 50 信元资产] skyltlt 2013-5-22 14562 lwukang 2013-5-22 22:09
[求助] XILINX DDR原语模块 dpdd 2011-8-15 33561 owen_gfkd 2013-5-22 20:45
[求助] 看看这个分频程序怎么改 unknow 2013-5-21 54539 ivor_kandy 2013-5-22 20:28
[求助] 板子工作不稳定 绿茶盖儿 2013-5-21 59214 ivor_kandy 2013-5-22 20:08
[求助] 求助:50M时钟怎么倍频+分频成65M时钟?  ...2 罗高樵 2013-5-6 109874 greatshuyi 2013-5-22 17:37
[求助] 关于DSP与FPGA数据通讯 89274616 2013-3-25 12754 meteorhappy 2013-5-22 16:29
[求助] 出现警告没法找不到原因 piscesfate 2013-5-21 64151 piscesfate 2013-5-22 15:55
[求助] 输入信号同步化处理 574920045 2013-5-21 12404 lwukang 2013-5-21 23:38
[求助] 时序仿真的警告 piscesfate 2013-5-21 22252 louiskingking 2013-5-21 22:42
[求助] 基于FPGA的智能小车控制器 512147503 2013-5-21 22192 512147503 2013-5-21 18:38
[求助] 下载好的Prime Time 怎么在虚拟机上安装 lvdong19881008 2013-5-2 23823 y23angchen 2013-5-21 18:18
[求助] 这样也算是锁存器吗?  ...2 guozheng 2013-5-17 125279 guozheng 2013-5-21 17:16
[求助] Goden RTL怎么解释 jack_nie 2013-5-20 13823 yadog 2013-5-21 16:16
[求助] 问一个verilog代码风格的问题 284294022 2013-5-16 82978 yadog 2013-5-21 15:00
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-25 17:41 , Processed in 0.080819 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块