EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31182|排名: 50

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 527 528 529 530531532 533 534 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xilinx tri_EMAC核的一些细节问题	面包板不能吃 2013-1-28	27248	dkjhl623 2013-5-29 17:18
[讨论] 异步FIFO问题 ...2	89274616 2013-5-14	105215	39123811 2013-5-29 17:15
[原创] modelsim问题	sio2 2013-5-19	72574	HADIST 2013-5-29 16:54
请教个verilog 实现CRC 的问题	sasinop 2007-5-20	23583	saberhp 2013-5-29 11:13
[解决] ISE中调用modelsim出现的问题	wjw576657631 2011-9-29	85052	金大吉 2013-5-28 14:04
我觉得微信比微博好用的几点理由	fanyan861110 2013-5-28	12284	richyhuang 2013-5-28 12:51
[求助] 学习Systemverilog从何入手？	youngstone 2013-2-8	42762	UNice 2013-5-28 09:29
cadence库文件怎么安装啊	shy25shy 2009-3-31	56632	horace89 2013-5-28 09:09
[求助] 使用MIG设计SDRAM出现的问题	loboyang 2013-5-3	13879	du520xi 2013-5-27 21:26
[求助] 200MSPS的ADC采样	piscesfate 2013-5-27	32592	gygyg 2013-5-27 20:39
[求助] DC能综合ISE的库么？ ...2	kekeguda 2012-11-14	115942	sunnyshs 2013-5-27 16:52
[求助] 哪位大神以前做过avs的帧内预测？	shuangyuzuomeme 2013-5-27	01888	shuangyuzuomeme 2013-5-27 14:10
[求助] encounter中获得所有MACRO和RAM的名字	firsec 2013-5-27	12134	singhello 2013-5-27 12:53
[求助] systemverilog改写成verilog	jackbh851 2011-5-7	510718	tjuyfb 2013-5-26 18:35
[求助] 用DC综合后网表的功耗估计和布局布线后的功耗估计有多大差别？	惊尘子 2013-5-26	02982	惊尘子 2013-5-26 17:53
[求助] systemverilog里面怎么吧字符串和变量连起来？	zzczx 2012-2-24	12594	tjuyfb 2013-5-26 17:33
[原创] SystemVerilog学习求助	KevinIC 2012-3-29	33256	tjuyfb 2013-5-26 17:30
[求助] 对于学习Verilog大家有什么资料推荐一下啊	691564736 2013-5-25	41907	691564736 2013-5-26 17:04
[求助] vcs仿真systemverilog	huanguestc002 2013-2-24	32117	tjuyfb 2013-5-26 16:59
[求助] 延时500ms的方法	lingyikong 2013-5-19	97822	wuyuehang 2013-5-26 09:03
[求助] 有没有办法解决 cst2011 必须断网的问题，这个很不方便！	shuangmu 2013-2-25	11627	aslanluci 2013-5-26 04:09
[讨论] 关于DVE的波形问题	htj844575037 2013-5-25	02908	htj844575037 2013-5-25 17:39
[求助] max3000用quartus的那个版本	mddwjj 2013-5-25	11764	buley 2013-5-25 15:37
[求助] 关于串转并并在转串的问题	bbskate 2013-5-24	22464	cmzhang2001 2013-5-25 15:36
[求助] 请教如何分析时序报告	绿茶盖儿 2013-5-25	11994	buley 2013-5-25 15:00
[求助] 谁有Xilinx ISE Design Suite 10.x FPGA开发指南-DSP篇的CDROM的资料	691564736 2013-5-25	02528	691564736 2013-5-25 11:05
[资料] Zynq-7000_EPP_Product_Brief_-_Xilinx	691564736 2013-5-25	02306	691564736 2013-5-25 10:44
[求助] VCS 仿真自己停了，按【ctrl+c】后，出现Warning和Error信息，请高手分析原因！ - [悬赏 100 信元资产]	wl1314 2013-5-7	33928	like_lk 2013-5-25 10:37
[讨论] win7下ISE10.1的This is a Lite version of ISE Simulator(ISim).的解决办法	691564736 2013-5-25	03520	691564736 2013-5-25 10:14
[求助] 一个cadence15.7 DRC检查的问题	ctulyra 2013-5-24	02274	ctulyra 2013-5-24 22:49
[求助] 一个cadence15.7 DRC检查的问题	ctulyra 2013-5-24	02466	ctulyra 2013-5-24 22:36
[求助] 请教一个verilog编程问题 (更新) - [已解决]	yong19891101 2013-5-23	54106	ivor_kandy 2013-5-24 22:30
[求助] FPGA业界高手来指导下小弟入职后的发展方向？	glace12123 2013-5-24	32270	Lawee 2013-5-24 21:58
[求助] 请教一个verilog编程问题悬赏100信元	yong19891101 2013-5-23	93092	zhaichunhua168 2013-5-24 21:31
[求助] quartusii中的双向口波形仿真	piscesfate 2013-5-23	33413	piscesfate 2013-5-24 16:16

1 ... 527 528 529 530531532 533 534 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31182|排名: 50

快速发帖

浏览过的版块

站长推荐 /1