数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31354|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 523 524 525 526527528 529 530 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Spartan6 mcb 控制时序	zongkai2003 2013-4-22	74709	sha527 2013-7-19 14:53
[讨论] 问一个信号复位的问题，求帮助！	cjl_long 2013-7-13	22386	教父 2013-7-19 14:01
[求助] verilog 一个简单程序报错，求解	nuptsww 2013-7-13	59764	教父 2013-7-19 13:52
[讨论] PLL的输入时钟变化，输出时钟的质量会有影响吗？	挂在天边的鱼 2013-7-16	63124	教父 2013-7-19 11:27
[求助] VERILOG 的一个句子意思	nuptsww 2013-7-17	72880	教父 2013-7-19 11:13
[活动] fpga ip	ipdecrypter 2013-7-19	13797	教父 2013-7-19 11:11
[求助] 时钟问题 ...2	574920045 2013-7-16	175591	教父 2013-7-19 10:02
[求助] modelsim编译成功后status出现一黄色倒三角	大帅哥1989 2013-7-17	77881	大帅哥1989 2013-7-19 09:07
[求助] 有没有人使用过Soft Error Mitigation Controller这个软核，求助啊	践行者 2013-7-18	02000	践行者 2013-7-18 16:28
[原创] signaltap中保留节点不被综合掉的方法	snowman3852 2013-7-18	15557	Timme 2013-7-18 12:29
[原创] altera ipcore的仿真问题使用modelsim仿真	天天PDF 2011-6-22	79104	gwj221 2013-7-18 10:37
[求助] 用ncverilog 的source browser 可以在查看变量所在的行吗	jiaoxin12366 2013-7-17	42904	poiu_elab 2013-7-18 09:39
[求助] altera的芯片为什么仿真通过下载后就异常	weizhiheng 2013-7-16	32556	weizhiheng 2013-7-17 22:22
[求助] avalon ST timing问题 - [悬赏 25 信元资产]	ic小新 2013-7-17	02482	ic小新 2013-7-17 17:57
[求助] 神马情况，输入信号怎么会被弄到IODELAY模块里过了一圈呢？ - [悬赏 1 信元资产]	colorjuncn 2013-5-20	67429	hujunilove 2013-7-17 14:08
[求助] 请教sd卡问题	longjilb 2013-7-17	02457	longjilb 2013-7-17 10:52
[求助] CPLD弱上拉问题请教？	lhlhualin 2013-7-16	37546	zhanghengi 2013-7-17 10:19
[求助] costas环锁定问题	110500623 2013-7-17	02259	110500623 2013-7-17 10:03
[求助] 请问SGMII信号可不可以直接连光纤与外面网络通讯，因为它本身是串行的谢谢！	wandtdk 2013-7-15	23393	wide_road 2013-7-17 09:05
[求助] ddr里的200MHZ时钟是否可以不用	董董number1 2013-6-25	43264	董董number1 2013-7-16 23:30
(求助)cadence仿真电路的模型问题	wxwttf 2009-10-21	23034	斩空无语 2013-7-16 23:26
[求助] chipscope这是什么情况	sxtz531 2013-7-13	54504	sxtz531 2013-7-16 23:16
[求助] 求教一个niosII的问题	wangdanyu 2013-7-16	01902	wangdanyu 2013-7-16 21:48
[求助] NIOS问题求助	mmmomo 2012-7-7	33148	wangdanyu 2013-7-16 21:40
[求助] 在学FPGA，想请教一个问题，板子的根据什么选？希望可以具体点讲讲	qq570327113 2013-7-16	12032	qq570327113 2013-7-16 19:13
[求助] altera pll的模拟问题	basbaba 2013-7-16	02214	basbaba 2013-7-16 18:32
[求助] Altera ip "Bob with Scanline Interpolation"	ic小新 2013-7-16	02108	ic小新 2013-7-16 16:43
[求助] 问个AHB协议中信号的问题......	jack888518 2012-8-2	73953	yonguestc 2013-7-16 15:54
[求助] verilog设计遇到的问题，请大牛指导 ...2	gjb649666926 2013-7-14	127011	hiloco 2013-7-16 15:12
[求助] wrapper source code 是什么意思？？（菜鸟求助）	jiandalipengbo 2013-7-16	02373	jiandalipengbo 2013-7-16 11:49
[求助] ise9.1i调用FFT IP核不能综合，求帮助	sunshy20081 2013-6-13	32968	coolinzhong 2013-7-16 10:14
[求助] 怎样大体估算FPGA占用的资源？ ...2	yangxiaoyong 2013-7-10	126889	coolinzhong 2013-7-16 09:45
[求助] dspbuilder 建立的.mdl模型	coolinzhong 2013-7-15	12449	coolinzhong 2013-7-16 09:44
[原创] V6 CRC使用注意事项	lucien_1986 2011-10-30	87334	timeworm 2013-7-16 09:43
[求助] 求助：spartan 3 fpga布局布线时, clock path skew太大了，导致hold time不满足	kuailexiari 2013-7-15	35509	wide_road 2013-7-16 09:15

1 ... 523 524 525 526527528 529 530 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31354|排名: 5

快速发帖

浏览过的版块

站长推荐 /2