verilog设计遇到的问题，请大牛指导

gjb649666926 · 发表于 2013-7-14 23:14:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 gjb649666926 于 2013-7-14 23:16 编辑

求助。。。
最近在写一个verilog代码，涉及到两个fifo，fifo的一端分别用来接收读命令和写命令，两个fifo是相互独立的，fifo的另一端用来取出读或者写命令，然后执行相应的命令，但每次只能执行一条命令。
现在遇到的瓶颈就是，如何去控制取读命令被取出的顺序来达到读写命令被取出来的顺序相对均衡？也就是不会造成一直取读命令而压着写命令，或者一直取写命令而压着读命令。
我一开始想到的是给fifo设定相应的阈值，后来想想也不完善，，，
希望各位高手，版主，大牛，强人给予指导和提示，不胜感激。

wide_road · 发表于 2013-7-15 09:03:20

你的意思是一个fifo出来的是读命令，另一个fifo出来的是写命令。如何确保两个fifo的命令都能够被执行。可以把两个fifo的full或almost full信号排队，按照排队顺序分别执行读或写命令，只要命令执行的速度足够快，就不会出现拥塞。能够确保两个fifo都被读出和执行。

neoitachi · 发表于 2013-7-15 12:12:26

最简单的处理方法：轮询

neoitachi · 发表于 2013-7-15 12:13:04

最简单的方法就是轮询，谁都不会漏。但没有优先级。

gjb649666926 · 发表于 2013-7-15 12:50:22

回复 3# chen851112

能不能详细一点？我现在就是需要一个比较合理的pop出读写命令的规则，从而使得两个fifo里面的读写命令能够比较均衡地被取出

gjb649666926 · 发表于 2013-7-15 13:11:04

回复 6# neoitachi

轮训我试过了，达不到要求，而且轮训的话不能够做到读写优先级一样，设计的基本要求是读优先级比写优先级高，然后还不能让读一直压着写，同事也不能让写一直压着读

gjb649666926 · 发表于 2013-7-15 13:18:21

回复 4# wide_road

我现在遇到的难点就是怎样去安排读写命令执行的顺序。。。。采能使得读写命令的执行看起来比较均衡。。。
补充一下我这个设计的结构：涉及到两个fifo,分别是wfifo和rfifo，
                                    wfifo的一端用来push进write命令，另一端pop出write命令用来执行；
                                    rfifo的一端用来push进read命令，另一端pop出read命令用来执行；
                                    两个fifo的进命令的那端可以任意的push命令进去，只要fifo没满。

lyreason · 发表于 2013-7-15 13:37:14

看读写命令的比例，用权重仲裁的方式

gjb649666926 · 发表于 2013-7-15 19:38:26

回复 13# chen851112

非常感谢你的解答，不过你可能还没有完全理解我的意思。
希望能和你继续深入讨论，我的qq，649666926，希望能加你好友！

gjb649666926 · 发表于 2013-7-15 19:40:26

回复 13# chen851112

非常感谢你的解答，不过你可能还没有完全理解我的意思。
希望能和你继续深入讨论，我的qq，649666926，希望能加你好友！

[求助] verilog设计遇到的问题，请大牛指导

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2