在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1967|回复: 0

[求助] altera pll的模拟问题

[复制链接]
发表于 2013-7-16 18:32:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我在用modelsim模拟altera pll时遇到一个问题,按照altera的官方手册说明,如果pll的Operation Mode选择 Normal时,PLL输出的时钟波形(c0,c1,c2...)的上沿和输入时钟(inclk0)的上沿应该是对齐的。我建了一个最简单的pll实例,在modelsim模拟中,发现RTL模拟中输入输出时钟上沿对齐,但在Gatelevel模拟中,输出时钟明显滞后一段时间。请问这个现象是正常的吗?如果正常的话,在实际使用中,我是不是还要考虑由于输出时钟上沿都不对齐而导致要处理跨时域的问题,因为c0,c1,c2是分别驱动系统内不同模块的,模块间的数据传输就要受到这种时钟沿不一致的影响?1.RTL级模拟 pll_rtl_wave1.png 2.Gatelevel级模拟 pll_gate_wave.png 谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-4 19:26 , Processed in 0.011603 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表