EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 522 523 524 525526527 528 529 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于总线传输数据的一些问题，求教 ...2	yiyunzisu 2013-6-21	124952	starsoi 2013-6-23 17:32
[求助] 求助：数字IC 和SOC	djsly4321 2013-6-23	02266	djsly4321 2013-6-23 12:10
[求助] Synplify Premier 综合带有DW IP的库	sunson547 2013-6-21	25085	sunson547 2013-6-23 09:18
[求助] 建立SOPC系统时，添加RAM类型On-Chip Memory时，出错，请求指点	Ie-w 2013-6-20	22442	starsoi 2013-6-22 15:42
[求助] altfp_sincos计算错误	neogeo3721 2013-5-22	12350	what237 2013-6-21 14:42
[调查] 请问南京现在fpga工程师待遇	zhoujun4215047 2013-6-17	84483	glace12123 2013-6-21 12:59
[求助] which tool can read fsdb 4.3 ??	peterlin2010 2013-6-21	02664	peterlin2010 2013-6-21 11:53
[原创] 位宽一定要对齐，要不害死人	挂在天边的鱼 2013-6-20	32274	wat__fir 2013-6-21 11:53
[求助] 综合时怎样才能综合出bus hold（总线锁存器)?	whynoreason 2013-6-21	02512	whynoreason 2013-6-21 10:33
[求助] 问个verilog的使用参数的语法	amhere 2013-6-20	42830	eaglelsb 2013-6-21 09:28
[求助] 关于异步FIFO设计的一些问题，求高手解读	yiyunzisu 2013-6-19	52763	yiyunzisu 2013-6-20 18:09
请教各位高手关于基于FPGA的IP核设计问题 ...2	oulong 2007-4-20	187513	junjean 2013-6-20 17:08
[讨论] 安装IUS902出现这样的错误，望解决，谢谢！	soelife 2012-8-15	86448	zphcd 2013-6-20 13:06
[求助] ISE约束综合时和map后的结构不一样	moshushi_xiang 2013-6-18	84377	moshushi_xiang 2013-6-20 11:58
[求助] 弱弱的问一个关于MOSFET源漏端得问题	lryaiybh 2013-6-20	22378	hszgl 2013-6-20 11:03
[求助] 请问singnaltap最多可以抓多少信号出来看啊？	qiudanyi1 2013-6-19	63358	qiudanyi1 2013-6-20 09:39
[求助] 在做时序分析的时候，如何才能让launch clock和latch clock有相位差啊？	HADIST 2013-6-17	12590	HADIST 2013-6-19 23:21
[讨论] xilinx以太网	zhoujun4215047 2013-6-17	13845	ubuntu1110 2013-6-19 16:34
[求助] 带转义字符的verilog标识符怎么层次引用	chenfengrugao 2013-6-18	26284	chenfengrugao 2013-6-19 15:21
串行除法电路（vhdl）带tesbench ...2	xinsh 2009-4-23	105790	zhanglinlin0514 2013-6-19 15:11
[求助] 问一个比较小白的问题，论文里delay用O（）表示是怎么回事	39123811 2013-6-18	33581	39123811 2013-6-19 14:05
[讨论] 输出信号作为本模块的时钟信号	缓慢 2013-6-18	23319	缓慢 2013-6-19 10:22
[求助] 请问谁有spartan 3e 开发板的pcb版图文件？	lvwenhuan 2012-8-7	11941	dukeforce 2013-6-19 10:08
[求助] 同一台电脑能否开两个ISE运行？ ...2	asin28 2013-6-18	125580	plerain 2013-6-18 22:16
[统计] 请问发帖加几分？	zhoujun4215047 2013-6-17	33131	plerain 2013-6-18 21:22
[原创] 谁用MCB搞过ddr3？	kaiseradler 2013-6-17	33619	shiyinjita 2013-6-18 19:15
[求助] CAST 仿真器求救！！！！！！！！	zuiwosha 2013-6-18	05342	zuiwosha 2013-6-18 18:32
[求助] 请问modelsim后仿真 setup违例的问题	12089044 2013-6-18	23826	12089044 2013-6-18 18:27
[求助] 求助！ise综合时如何制定其对电路某些单元不优化	xiangql 2011-9-4	74361	warking 2013-6-18 17:52
[求助] Synopsys 的仿真工具	20050710212 2013-6-12	63543	plerain 2013-6-18 16:50
[求助] verilog可以这么写？ ...2 3	39123811 2013-5-24	237841	chenfengrugao 2013-6-18 16:07
[求助] cofdm	zhoujun4215047 2013-6-17	02197	zhoujun4215047 2013-6-17 23:55
[求助] 新人求推荐奥 ...2	moptutu 2013-6-14	116073	shiyinjita 2013-6-17 22:14
[求助] sysnopsys安装问题	scscsc 2013-6-17	12766	scscsc 2013-6-17 21:59
[原创] 关于FIFO深度计算的讨论	KevinIC 2012-5-6	34090	39123811 2013-6-17 14:41

1 ... 522 523 524 525526527 528 529 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1