|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 wongk2009 于 2013-7-19 22:06 编辑
这几天遇到一个问题,百思不得其解,借问一下论坛的各位。
如下面代码所写的,其中有一句:
assign {sdram_cke, sdram_cs_n, sdram_ras_n, sdram_cas_n, sdram_we_n} = sdram_cmd_r;
在我的理解是,sdram_cke等同于sdram_cmd_r[4],sdram_cs_n等同于sdram_cmd_r[3],如此类推
其中sdram_cke,sdram_cs_n为外部输出端口引脚,sdram_cmd_r[4]和sdram_cmd_r[3]为例化模块的内部信号。
个人觉得两个信号应该是一样的,但是用modelsim仿真两个信号却是不相同的。
见下图所示:
如图所示,黄线处sdram_cke, sdram_cs_n, sdram_ras_n, sdram_cas_n, sdram_we_n这五个信号都正确,分别是10010(此时为`I_PRE)状态,但是sdram_cmd_r信号却是11101,明显不相等。求助一下各位,到底是什么回事呢? |
|