求教，程序烧进FPGA开发板里工作正常，可是为啥综合后仿没有输出

lddyx123 · 发表于 2013-6-18 13:16:35

回复 10# blackAJ

难道后仿真的reset信号要和前仿真的reset信号相反，我前仿就用的高电平复位，功能正常。而且我照您说的把后仿的reset信号变成低电平有效，还是不行

asin28 · 发表于 2013-6-18 14:36:20

这种情况我也遇到。

并且有的核压根就不能后仿。

这个问题比较难查。

JorgeQin · 发表于 2013-7-22 23:43:53

回复 1# lddyx123

可能是生成的寄存器延时模型与实际不符合，可以具体分析或追溯有问题信号的相关信号

[求助] 求教，程序烧进FPGA开发板里工作正常，可是为啥综合后仿没有输出