求教，程序烧进FPGA开发板里工作正常，可是为啥综合后仿没有输出

lddyx123 · 发表于 2013-6-15 23:55:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

FPGA用的xilinx的Spartan6—lx45，把代码综合布局布线后，生成了bit文件烧进开发板里，程序工作完全正常，之前的功能仿真也没有问题。可是综合后仿真或者布线后仿真输出波形不对，其中三个输出一直低电平（本来应该有高低变化的）。无论是用ISE的仿真工具还是modelsim都是这样。请问高手咋回事啊？

lddyx123 · 发表于 2013-6-15 23:57:41

自己先顶一个

yadog · 发表于 2013-6-17 10:32:58

这种问题应该比较好查

lz看下时钟正常吗？各种使能信号（reset之类的）正常吗？

wide_road · 发表于 2013-6-17 14:02:29

测试激励是否正确

lddyx123 · 发表于 2013-6-17 19:00:29

回复 3# yadog

可是功能仿真都是正确的啊，前仿和后仿都用的同一个激励文件啊，时钟复位信号也都正常，为啥综合后仿就不行了呢，板子上可以跑

lddyx123 · 发表于 2013-6-17 19:02:20

回复 4# wide_road

前方和后仿用的同一个激励文件，前功能仿真都是正确的，激励文件应该是对的吧

wgej1987 · 发表于 2013-6-17 19:32:26

不过是仿真库加错了吧

gygyg · 发表于 2013-6-17 19:56:31

逐步定位吧

htj844575037 · 发表于 2013-6-17 21:24:37

看看复位信号是否对

blackAJ · 发表于 2013-6-18 12:09:22

reset給反了

[求助] 求教，程序烧进FPGA开发板里工作正常，可是为啥综合后仿没有输出

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2