循环移位求问

bigwell · 发表于 2013-7-18 00:33:41

您需要登录才可以下载或查看，没有账号？注册

x

请问在Verilog里， out<={out[2:0],in}; 或者 out<={in,out[3:1]}; 这种类型的表达式具体是怎么执行的(即原理)？谢谢

伽偌 · 发表于 2013-7-18 08:18:10

一个是in往out里左移，一个是右移

wide_road · 发表于 2013-7-18 08:38:31

flip-flop （触发器）在时钟触发下，把输入端的数据存储起来并引到输出端。数据从输入端口到输出端口的时间取决于工艺。

duan_dzj · 发表于 2013-7-18 11:16:48

左移数据或者右移数据，同时将in的数据放入数据位的高位或者低位。
功能类似>>或者<<，但是不是在最高位或者最低位移入0，而是in的数据。

教父 · 发表于 2013-7-19 10:09:06

一个输入放入最低位，一个放入最高位

tangkuan660 · 发表于 2013-7-19 10:18:43

就是用寄存器级联来实现啊，原理就是，寄存器的输入只在时钟的沿才能被锁存。

fycjiewoo · 发表于 2013-7-21 10:31:20

也可以这样：
out <= out << 1;
out[0] <= in;

yucaoxilin · 发表于 2013-7-23 09:04:31

这个应该不算循环移位，应该是左移右移，移位寄存器，几个D触发器的级联

[求助] 循环移位求问