数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31029|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 519 520 521 522523524 525 526 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] xilinx以太网	zhoujun4215047 2013-6-17	13688	ubuntu1110 2013-6-19 16:34
[求助] 带转义字符的verilog标识符怎么层次引用	chenfengrugao 2013-6-18	26104	chenfengrugao 2013-6-19 15:21
串行除法电路（vhdl）带tesbench ...2	xinsh 2009-4-23	105505	zhanglinlin0514 2013-6-19 15:11
[求助] 问一个比较小白的问题，论文里delay用O（）表示是怎么回事	39123811 2013-6-18	33445	39123811 2013-6-19 14:05
[讨论] 输出信号作为本模块的时钟信号	缓慢 2013-6-18	23174	缓慢 2013-6-19 10:22
[求助] 请问谁有spartan 3e 开发板的pcb版图文件？	lvwenhuan 2012-8-7	11892	dukeforce 2013-6-19 10:08
[求助] 同一台电脑能否开两个ISE运行？ ...2	asin28 2013-6-18	125193	plerain 2013-6-18 22:16
[统计] 请问发帖加几分？	zhoujun4215047 2013-6-17	32888	plerain 2013-6-18 21:22
[原创] 谁用MCB搞过ddr3？	kaiseradler 2013-6-17	33473	shiyinjita 2013-6-18 19:15
[求助] CAST 仿真器求救！！！！！！！！	zuiwosha 2013-6-18	05171	zuiwosha 2013-6-18 18:32
[求助] 请问modelsim后仿真 setup违例的问题	12089044 2013-6-18	23673	12089044 2013-6-18 18:27
[求助] 求助！ise综合时如何制定其对电路某些单元不优化	xiangql 2011-9-4	74202	warking 2013-6-18 17:52
[求助] Synopsys 的仿真工具	20050710212 2013-6-12	63317	plerain 2013-6-18 16:50
[求助] verilog可以这么写？ ...2 3	39123811 2013-5-24	237319	chenfengrugao 2013-6-18 16:07
[求助] cofdm	zhoujun4215047 2013-6-17	02145	zhoujun4215047 2013-6-17 23:55
[求助] 新人求推荐奥 ...2	moptutu 2013-6-14	115563	shiyinjita 2013-6-17 22:14
[求助] sysnopsys安装问题	scscsc 2013-6-17	12620	scscsc 2013-6-17 21:59
[原创] 关于FIFO深度计算的讨论	KevinIC 2012-5-6	33923	39123811 2013-6-17 14:41
[求助] 求StratixIV FPGA芯片内部结构及特点	晨鸟 2013-6-15	31642	neoitachi 2013-6-17 10:58
[求助] 求推荐	zhoujun4215047 2013-6-17	11513	darrenxu 2013-6-17 04:18
[讨论] 请教	zhoujun4215047 2013-6-17	02375	zhoujun4215047 2013-6-17 01:46
[讨论] x家的k7问题	zhoujun4215047 2013-6-17	02155	zhoujun4215047 2013-6-17 01:19
[求助] 请教一个综合的问题	hit0821201 2013-6-16	21888	hit0821201 2013-6-16 23:12
[求助] 请教generate语句的适用位置	dreamylife 2013-6-14	34237	orlye 2013-6-16 15:38
[求助] 有无必要使用DC+Quartus的方法验证ASIC?	xiaocat85 2013-6-15	44753	xiaocat85 2013-6-15 23:03
[求助] 上海 OV FAE	tangate 2013-5-17	83452	wuzenghai 2013-6-15 22:15
[求助] 求助：集成电路加固和抗辐射技术图书推荐？	mniwzq 2013-6-15	02115	mniwzq 2013-6-15 11:27
[求助] 關於quartus 和DSP builder版本問題	shengroy0911 2013-6-15	02435	shengroy0911 2013-6-15 01:51
[求助] vhdl延时	574920045 2013-6-13	65171	starsoi 2013-6-14 21:15
[求助] vhdl 求大神指点	hecwty888 2013-6-13	42148	shiyinjita 2013-6-14 20:25
[求助] 后仿真的问题	zsy5460 2013-6-6	33222	warmheard 2013-6-14 17:42
[求助] altera FPGA 支持位流回读吗（readback）？	jiebairui 2013-6-14	01588	jiebairui 2013-6-14 17:18
[求助] 在实际设计中时序约束参数如何设置？ ...2	yucaoxilin 2013-6-13	118573	yucaoxilin 2013-6-14 14:42
[求助] 一个很傻的问题，ahb总线的代码就是照着spec写吗？ ...2	GIOOIG 2012-6-10	146480	chencsw 2013-6-14 10:20
[原创] 谁有当年风靡FPGA设计界的VX-SP306开发板的全套资料？	设计小兵 2013-6-14	02171	设计小兵 2013-6-14 09:24

1 ... 519 520 521 522523524 525 526 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31029|排名: 9

快速发帖

浏览过的版块

站长推荐 /2