EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 519 520 521 522523524 525 526 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vcs编译xilinx加密库的问题	kuailexiari 2013-6-28	23303	tiangua 2013-7-10 20:38
[求助] 关于ISE14.1使用FFT和FIR IP的问题	easyma 2013-7-10	12139	zgc8490237 2013-7-10 18:41
[原创] 请教寄存器库的端口含义	atlandis 2013-7-10	29415	atlandis 2013-7-10 18:07
[求助] signaltap显示引脚有输出，但pcb上引脚无输出？？？	wgang0224 2013-7-9	42516	爱在00身边 2013-7-10 17:32
[求助] 关于No path found	绿茶盖儿 2013-7-10	02045	绿茶盖儿 2013-7-10 17:27
[求助] 关于Xilinx JTAG问题	yangdaoning 2013-7-8	44029	pontiff 2013-7-10 16:22
[原创] CSMA/CD 是在哪层实现的	wide_road 2013-7-10	02448	wide_road 2013-7-10 13:08
[求助] ISE中isim仿真方面请教一个问题	flywindchang 2013-7-4	78769	hiloco 2013-7-10 12:53
[原创] FPGA上指定两个pin做I2C输出	atlandis 2013-7-9	93358	falloutmx 2013-7-10 10:15
[求助] SingalTap中Node finder中filter信号分类问题	江南炊烟 2013-7-10	02455	江南炊烟 2013-7-10 10:12
[求助] 请问我下了modelsim，安装没反应	georgelzh 2013-7-4	43652	georgelzh 2013-7-10 09:04
[活动] 【Zynq征文】Zynq交叉编译环境链的建立与C程序编写精华1	gaochy1126 2013-2-25	14681	warpigeon 2013-7-9 20:10
[求助] 异步时钟域的问题 ...2 3	shxr 2011-10-12	2910734	wgej1987 2013-7-9 17:43
[讨论] 复位信号要同步化处理多时钟	缓慢 2013-7-4	64102	csmxinxin 2013-7-9 17:08
[求助] V5系列中GTP_DUAL的同步状态机	挂在天边的鱼 2013-7-9	53512	挂在天边的鱼 2013-7-9 16:58
[求助] 一般FPGA上电后那些触发器的复位引脚都是处于什么状态呢？	zhuyuefeng2009 2013-7-6	33190	csmxinxin 2013-7-9 16:51
[求助] 时序分析问题，求帮忙，求指导~~~	yujiexie 2013-7-7	93133	csmxinxin 2013-7-9 16:50
[求助] 平均故障时间的计算	sofan 2013-7-8	12609	shiyinjita 2013-7-9 12:02
[求助] 内存条问题	baobao697841 2013-7-7	22204	zkr4 2013-7-8 15:53
[求助] 安装IUS9.2出错。求解决~	leo-wang 2013-7-7	02173	leo-wang 2013-7-7 21:25
[求助] 哪位大神给介绍个FPGA相关的实习工作 ...2	Masterwk 2013-7-3	175790	Masterwk 2013-7-7 21:17
[调查] 待遇调查	TomL 2013-7-6	52886	TomL 2013-7-7 20:26
[求助] DDR问题	baobao697841 2013-7-2	11803	baobao697841 2013-7-7 17:41
[招聘] 号外号外	sdfgert 2013-7-7	02706	sdfgert 2013-7-7 11:40
[求助] 谁有 Xilinx XC3S500E Spartan-3E开发板	摩根对冲 2012-8-20	52542	tiantsmart 2013-7-6 17:40
[原创] 一本很好的硬件思想书《verlog HDL综合实用教程》J.Bhasker著孙海平译	shxr 2010-7-14	53011	calculus007 2013-7-6 14:29
[求助] 如何防止写出来的verilog不能综合出来啊？ ...2 3	sunhui_asic 2010-7-30	299526	jnale 2013-7-6 11:25
有人使用过Identify进行debug吗？	feitengyu 2008-12-3	54917	michaelzhang 2013-7-6 10:39
[求助] Qsys是不是只能在处理器为NIOS的时候才能生成simulation model？	inwise 2013-7-6	01724	inwise 2013-7-6 09:34
[原创] A++ 资源N001——从CST 模型到PCB 版图	shuangmu 2013-7-5	05577	shuangmu 2013-7-5 23:45
[求助] modelsim 与sdram	tangate 2013-7-4	83167	tangate 2013-7-5 16:46
[求助] 什么是特权编码啊？	zhuyuefeng2009 2013-6-25	53038	woshizouwei 2013-7-5 16:43
[求助] 我用ISE建立了工程再仿真，但是出错鸟，有图，帮忙看看吧	zhuyuefeng2009 2013-5-17	42559	woshizouwei 2013-7-5 16:41
[原创] 感觉altera的约束特别麻烦	georgelzh 2013-7-4	12429	加油99 2013-7-5 14:18
[求助] 关于FPGA在控制方面的疑问？	txwm8905 2013-7-4	32355	txwm8905 2013-7-5 14:14

1 ... 519 520 521 522523524 525 526 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1