EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31145|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 517 518 519 520521522 523 524 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] signaltap中保留节点不被综合掉的方法	snowman3852 2013-7-18	15344	Timme 2013-7-18 12:29
[原创] altera ipcore的仿真问题使用modelsim仿真	天天PDF 2011-6-22	78914	gwj221 2013-7-18 10:37
[求助] 用ncverilog 的source browser 可以在查看变量所在的行吗	jiaoxin12366 2013-7-17	42743	poiu_elab 2013-7-18 09:39
[求助] altera的芯片为什么仿真通过下载后就异常	weizhiheng 2013-7-16	32407	weizhiheng 2013-7-17 22:22
[求助] avalon ST timing问题 - [悬赏 25 信元资产]	ic小新 2013-7-17	02321	ic小新 2013-7-17 17:57
[求助] 神马情况，输入信号怎么会被弄到IODELAY模块里过了一圈呢？ - [悬赏 1 信元资产]	colorjuncn 2013-5-20	67159	hujunilove 2013-7-17 14:08
[求助] 请教sd卡问题	longjilb 2013-7-17	02389	longjilb 2013-7-17 10:52
[求助] CPLD弱上拉问题请教？	lhlhualin 2013-7-16	37358	zhanghengi 2013-7-17 10:19
[求助] costas环锁定问题	110500623 2013-7-17	02064	110500623 2013-7-17 10:03
[求助] 请问SGMII信号可不可以直接连光纤与外面网络通讯，因为它本身是串行的谢谢！	wandtdk 2013-7-15	23247	wide_road 2013-7-17 09:05
[求助] ddr里的200MHZ时钟是否可以不用	董董number1 2013-6-25	43094	董董number1 2013-7-16 23:30
(求助)cadence仿真电路的模型问题	wxwttf 2009-10-21	22867	斩空无语 2013-7-16 23:26
[求助] chipscope这是什么情况	sxtz531 2013-7-13	54312	sxtz531 2013-7-16 23:16
[求助] 求教一个niosII的问题	wangdanyu 2013-7-16	01832	wangdanyu 2013-7-16 21:48
[求助] NIOS问题求助	mmmomo 2012-7-7	32956	wangdanyu 2013-7-16 21:40
[求助] 在学FPGA，想请教一个问题，板子的根据什么选？希望可以具体点讲讲	qq570327113 2013-7-16	11944	qq570327113 2013-7-16 19:13
[求助] altera pll的模拟问题	basbaba 2013-7-16	02033	basbaba 2013-7-16 18:32
[求助] Altera ip "Bob with Scanline Interpolation"	ic小新 2013-7-16	01966	ic小新 2013-7-16 16:43
[求助] 问个AHB协议中信号的问题......	jack888518 2012-8-2	73750	yonguestc 2013-7-16 15:54
[求助] verilog设计遇到的问题，请大牛指导 ...2	gjb649666926 2013-7-14	126658	hiloco 2013-7-16 15:12
[求助] wrapper source code 是什么意思？？（菜鸟求助）	jiandalipengbo 2013-7-16	02281	jiandalipengbo 2013-7-16 11:49
[求助] ise9.1i调用FFT IP核不能综合，求帮助	sunshy20081 2013-6-13	32745	coolinzhong 2013-7-16 10:14
[求助] 怎样大体估算FPGA占用的资源？ ...2	yangxiaoyong 2013-7-10	126524	coolinzhong 2013-7-16 09:45
[求助] dspbuilder 建立的.mdl模型	coolinzhong 2013-7-15	12248	coolinzhong 2013-7-16 09:44
[原创] V6 CRC使用注意事项	lucien_1986 2011-10-30	87004	timeworm 2013-7-16 09:43
[求助] 求助：spartan 3 fpga布局布线时, clock path skew太大了，导致hold time不满足	kuailexiari 2013-7-15	35334	wide_road 2013-7-16 09:15
[讨论] QuestaSim help	setare90 2013-7-15	42425	pfw3001 2013-7-16 09:06
[求助] 静态时序分析失败	chinahhucai 2013-7-13	74009	hiloco 2013-7-15 23:16
[求助] 如何看FPGA仿真波形	albertlee33 2013-7-13	66920	hiloco 2013-7-15 23:15
[求助] 求大神赐我altera ethernet 10G MAC IP核的破解良方	Malegby 2013-7-15	02933	Malegby 2013-7-15 20:35
[求助] 求DDR原理图	baobao697841 2013-7-14	31966	shiyinjita 2013-7-15 19:55
[原创] 请教寄存器库的端口含义	atlandis 2013-7-10	21895	atlandis 2013-7-15 17:46
[求助] SystemVerilog的package类型 ...2	szc1987hlj 2012-8-10	105967	dayuchao 2013-7-15 17:31
[求助] 谁有XILINX DESIGN LANGUAGE 的资料？	284294022 2013-1-9	32511	mymemory 2013-7-15 17:10
[求助] 研究生开题开什么好呢？	zhuyuefeng2009 2013-7-15	22450	crick_pop 2013-7-15 16:43

1 ... 517 518 519 520521522 523 524 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31145|排名: 13

快速发帖

浏览过的版块

站长推荐 /1