在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5643|回复: 6

[原创] 关于XILINX FPGA中VRP/VRN管脚的使用

[复制链接]
发表于 2011-11-1 22:00:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
XILINX公司的Virtex系列FPGA芯片上,每个BANK都有一对VRP/VRN管脚。VRP/VRN管脚是一对多功能管脚,当一个BANK使用到某些DCI(Digitally Controlled Impedance)接口电平标准时,需要通过该BANK的VRP/VRN管脚接入参考电阻。此时,VRN通过一个参考电阻R上拉到Vcco,VRP通过一个参考电阻R下拉到地。VRP/VRN管脚提供一个参考电压供DCI内部电路使用,DCI内部电路依据此参考电压调整IO输出阻抗与外部参考电阻R匹配。当使用到DCI级联时,仅主BANK(master)需要通过VRP/VRN提供参考电压,从BANK(slave)不需要使用VRP/VRN,从BANK的VRP/VRN管脚可当成普通管脚使用。当VRP/VRN不用于DCI功能时,可用于普通管脚。
         不需要VRP/VRN外接参考电阻的DCI输出接口电平标准有:
                 HSTL_I_DCI
                 HSTL_III_DCI
                 HSTL_I_DCI_18
                 HSTL_III_DCI_18
                 SSTL2_I_DCI
                 SSTL18_I_DCI
                 SSTL15_DCI
         不需要VRP/VRN外接参考电阻的DCI输入接口电平标准有:
                 LVDCI_15
                 LVDCI_18
                 LVDCI_25
                 LVDCI_DV2_15
                 LVDCI_DV2_18
                 LVDCI_DV2_25
发表于 2011-11-2 15:18:23 | 显示全部楼层
收藏了,谢谢分享
发表于 2013-7-23 23:21:22 | 显示全部楼层
神码情况
发表于 2013-7-24 09:08:21 | 显示全部楼层
非常感谢!
发表于 2013-7-24 10:56:13 | 显示全部楼层
这些电平都没接触过
发表于 2013-8-13 16:32:05 | 显示全部楼层
只有弄过的才知道lz'再讲什么
发表于 2013-8-21 16:58:19 | 显示全部楼层
很好,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 13:08 , Processed in 0.018265 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表