数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31032|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 513 514 515 516517518 519 520 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 如果外部信号有毛刺，能有上升沿检测技术吗？	wuwovicky123 2013-7-16	73377	wuwovicky123 2013-7-22 18:42
[求助] 求助，关于延时程序	gogosese 2013-7-21	33440	HADIST 2013-7-22 16:22
[求助] 关于标准I2C的应答响应机制，求解？	Kingdoms_Guo 2013-7-22	24897	xiaojia102003 2013-7-22 15:29
[求助] 关于signal tap ii	日月木易 2013-7-17	73189	coolinzhong 2013-7-22 14:24
[求助] PCIE dma仿真中，RP端接收到MSG了，却不能读取信息	zyj3334683 2013-7-16	23971	haolansuisui 2013-7-22 11:40
[求助] 调试DDR电路 ...2	baobao697841 2013-7-15	107432	baobao697841 2013-7-21 18:00
大家觉得数字和模拟哪个薪水高些呢 ...2 3	lvwei_1024 2008-7-14	258636	一潭清水 2013-7-21 11:00
[求助] 一个用ModelSim仿真lpm_ff的问题	anlafalas 2013-7-21	03055	anlafalas 2013-7-21 00:21
[求助] Prime time 写SDF文件，没有removal check	my2817 2012-8-2	65297	pebay888 2013-7-20 17:35
[求助] 求助 SOPC	xyzhao1988 2013-7-19	01791	xyzhao1988 2013-7-19 23:28
[求助] 如何分配bankless pins	南开十年 2012-4-11	22813	shaoyadong 2013-7-19 17:32
[招聘] 什么事 outbound	tao.xing455 2013-7-19	03972	tao.xing455 2013-7-19 15:00
[求助] Spartan6 mcb 控制时序	zongkai2003 2013-4-22	74344	sha527 2013-7-19 14:53
[讨论] 问一个信号复位的问题，求帮助！	cjl_long 2013-7-13	22095	教父 2013-7-19 14:01
[求助] verilog 一个简单程序报错，求解	nuptsww 2013-7-13	59450	教父 2013-7-19 13:52
[讨论] PLL的输入时钟变化，输出时钟的质量会有影响吗？	挂在天边的鱼 2013-7-16	62787	教父 2013-7-19 11:27
[求助] VERILOG 的一个句子意思	nuptsww 2013-7-17	72489	教父 2013-7-19 11:13
[活动] fpga ip	ipdecrypter 2013-7-19	13411	教父 2013-7-19 11:11
[求助] 时钟问题 ...2	574920045 2013-7-16	174740	教父 2013-7-19 10:02
[求助] modelsim编译成功后status出现一黄色倒三角	大帅哥1989 2013-7-17	77540	大帅哥1989 2013-7-19 09:07
[求助] 有没有人使用过Soft Error Mitigation Controller这个软核，求助啊	践行者 2013-7-18	01863	践行者 2013-7-18 16:28
[原创] signaltap中保留节点不被综合掉的方法	snowman3852 2013-7-18	15198	Timme 2013-7-18 12:29
[原创] altera ipcore的仿真问题使用modelsim仿真	天天PDF 2011-6-22	78759	gwj221 2013-7-18 10:37
[求助] 用ncverilog 的source browser 可以在查看变量所在的行吗	jiaoxin12366 2013-7-17	42616	poiu_elab 2013-7-18 09:39
[求助] altera的芯片为什么仿真通过下载后就异常	weizhiheng 2013-7-16	32271	weizhiheng 2013-7-17 22:22
[求助] avalon ST timing问题 - [悬赏 25 信元资产]	ic小新 2013-7-17	02163	ic小新 2013-7-17 17:57
[求助] 神马情况，输入信号怎么会被弄到IODELAY模块里过了一圈呢？ - [悬赏 1 信元资产]	colorjuncn 2013-5-20	66908	hujunilove 2013-7-17 14:08
[求助] 请教sd卡问题	longjilb 2013-7-17	02321	longjilb 2013-7-17 10:52
[求助] CPLD弱上拉问题请教？	lhlhualin 2013-7-16	37187	zhanghengi 2013-7-17 10:19
[求助] costas环锁定问题	110500623 2013-7-17	01898	110500623 2013-7-17 10:03
[求助] 请问SGMII信号可不可以直接连光纤与外面网络通讯，因为它本身是串行的谢谢！	wandtdk 2013-7-15	23120	wide_road 2013-7-17 09:05
[求助] ddr里的200MHZ时钟是否可以不用	董董number1 2013-6-25	42914	董董number1 2013-7-16 23:30
(求助)cadence仿真电路的模型问题	wxwttf 2009-10-21	22762	斩空无语 2013-7-16 23:26
[求助] chipscope这是什么情况	sxtz531 2013-7-13	54165	sxtz531 2013-7-16 23:16
[求助] 求教一个niosII的问题	wangdanyu 2013-7-16	01748	wangdanyu 2013-7-16 21:48

1 ... 513 514 515 516517518 519 520 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31032|排名: 8

快速发帖

浏览过的版块

站长推荐 /2