在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] 如何用HDL实现2.5分频,且占空比是50%呢? attach_img  ...2 HADIST 2013-7-20 166634 39123811 2013-7-26 14:05
[求助] 有谁做过ISE的v_scaler IP核,请教如何使用,有没有例程啊 adu5229543 2011-11-17 73692 adrian7 2013-7-26 10:49
[求助] function函数 tangate 2013-7-25 13234 orlye 2013-7-25 22:29
[求助] 求助! 上电后SRAM只第一次写有效?! xingdong2hao 2013-7-25 516642 mrsolo 2013-7-25 19:41
[求助] 用veilog写异步复位报错  ...2 441307320 2012-4-9 158942 hnulht789 2013-7-25 15:48
[求助] 同样的程序,同样的数字后端设计,但是跑不出同样的结果 kalelshey 2013-7-16 43301 kalelshey 2013-7-25 15:43
[讨论] DC综合的问题,请教大牛。。。。。 zxpfrz@qq.com 2013-7-25 03030 zxpfrz@qq.com 2013-7-25 10:25
[讨论] 谁有AHB,APB用fpga控制方面的资料 中科张宇 2013-7-23 32557 mballack 2013-7-25 10:02
[原创] 这句 verilog语句是什么意思  ...2 wide_road 2013-7-15 155872 xjwedh 2013-7-24 21:55
[讨论] 串转并 bao0756 2013-7-16 63732 xjwedh 2013-7-24 21:53
[讨论] 消抖问题 bao0756 2013-7-22 83340 xjwedh 2013-7-24 21:46
[求助] 关于DSP Builder问题 zgje40 2013-7-22 11948 zgje40 2013-7-24 18:54
[求助] ISE14.3是否有accellDSP nemiwei 2012-12-31 32538 fkrhenryolanga 2013-7-24 18:29
[求助] 一个序列检测器的问题 attach_img  ...23 孟晨旭 2013-7-18 207390 51108100 2013-7-24 18:15
[求助] 请教以太网IP核的问题 attach_img djqlyy 2013-7-23 32878 lzbjinghua 2013-7-24 16:48
[求助] 谁有特权SF-CY3 FPGA 套件开发指南里面的源代码啊 求分享 Masterwk 2013-7-17 12518 zhangli542 2013-7-24 15:41
[讨论] 时钟通过逻辑门后数据同步问题求教 shxr 2013-7-24 12057 Gary.wang 2013-7-24 15:27
[求助] 求助altera qsys里添加psram控制核 jiamianwuzhe 2013-7-22 22618 jiamianwuzhe 2013-7-24 08:03
[求助] ise综合问题 tmefrid 2013-7-21 13019 asicdsm 2013-7-24 07:27
[求助] 请教encounter布局布线后形式验证的问题 trippa 2013-7-18 31956 trippa 2013-7-23 23:41
[求助] CRC最後產生結果要顛倒  ...2 ffsher100 2013-6-27 139321 中科张宇 2013-7-23 22:22
[求助] 有没有人用FPGA实现过堆排序或者快速排序啊!!??  ...2 lyc_abc 2013-7-19 148302 lyc_abc 2013-7-23 21:46
[求助] CPLD逻辑求助,高手请帮帮我!!!! attach_img allenwang6392 2013-6-28 56247 gygyg 2013-7-23 15:37
[求助] verilog generate用法求助 flyingsheep 2013-7-1 59867 教父 2013-7-23 15:36
[求助] 请问有了解GPU的大侠吗? ttxs2009 2013-7-23 02194 ttxs2009 2013-7-23 11:34
求格雷码计数器  ...2 liuji186 2009-12-11 105141 yucaoxilin 2013-7-23 09:08
[求助] 循环移位求问 bigwell 2013-7-18 73999 yucaoxilin 2013-7-23 09:04
[原创] 求教,两种表达方式,综合出来的资源消耗有无区别?  ...2 atlandis 2013-7-22 104223 yucaoxilin 2013-7-23 08:59
[求助] 求教,程序烧进FPGA开发板里工作正常,可是为啥综合后仿没有输出  ...2 lddyx123 2013-6-15 125546 JorgeQin 2013-7-22 23:43
[求助] 关于实际modelsim仿真中,引脚信号与内部信号不相同的问题 attach_img wongk2009 2013-7-19 42818 shmily3344 2013-7-22 22:00
[求助] 时钟同步 574920045 2013-7-18 69510 2ki 2013-7-22 21:41
[求助] 请问ALTERA MAX II 系列CPLD输出的驱动电流有多大啊? lyc_abc 2013-7-22 46342 lyc_abc 2013-7-22 21:39
[求助] 优先级的代码实现 yangxiaoyong 2013-7-18 93484 xiexiaolong 2013-7-22 20:56
[求助] 如果外部信号有毛刺,能有上升沿检测技术吗? wuwovicky123 2013-7-16 73369 wuwovicky123 2013-7-22 18:42
[求助] 求助,关于延时程序 attach_img gogosese 2013-7-21 33437 HADIST 2013-7-22 16:22
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-18 03:38 , Processed in 0.053247 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块