在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4336|回复: 7

[求助] 求助:每次下载bit文件后显示效果不同

[复制链接]
发表于 2013-6-2 14:15:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位高手:      本人现在用Xilinx Spartan 6系列FPGA做一个项目,主要内容是将AD采样收到的LVDS数据在FPGA中进行处理并在液晶屏上进行显示(还有FPGA对周边器件的一些控制),但是每次下载bit文件后显示的效果都不同,有时效果很好,有时显示很差,使用的是同一bit文件,连续下载10次中有大约3次显示是好的,但是下载mcs文件(同一个bit文件产生的)后,每次开机图像都比较差,不知是什么原因导致,这个问题与什么有关呢?是程序本身的问题吗?还是其他原因?望高手不吝赐教,感激不尽。
发表于 2013-6-2 19:58:39 | 显示全部楼层
感觉是硬件平台不稳
发表于 2013-6-2 22:15:19 | 显示全部楼层
貌似这现象我以前调AD芯片时遇到过,当时是应为AD采样后的数据未做异步时钟域转换直接打入内部逻辑导致的。经供参考
发表于 2013-6-3 09:34:01 | 显示全部楼层
回复 1# 20100630


   是不是频率比较高,没加约束,导致一些路径的布线难以满足时序?
发表于 2013-6-3 12:19:15 | 显示全部楼层
这个明显是上电后某些器件初始化需要时间!下载mcs,fpga上电很快加载好了,而周边器件还没加载好!你下载bit文件的时候,周边器件已经上电很久了,所以没有问题!
发表于 2013-6-3 13:22:45 | 显示全部楼层
貌似5楼说的有道理
发表于 2013-6-3 13:53:08 | 显示全部楼层
有RESET键不?直接按RESET会如何?
发表于 2013-8-26 14:27:21 | 显示全部楼层
LVDS匹配电阻,LVDS电平设置正确?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:03 , Processed in 0.027449 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表