求助：每次下载bit文件后显示效果不同

20100630 · 发表于 2013-6-2 14:15:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位高手：本人现在用Xilinx Spartan 6系列FPGA做一个项目，主要内容是将AD采样收到的LVDS数据在FPGA中进行处理并在液晶屏上进行显示（还有FPGA对周边器件的一些控制），但是每次下载bit文件后显示的效果都不同，有时效果很好，有时显示很差，使用的是同一bit文件，连续下载10次中有大约3次显示是好的，但是下载mcs文件（同一个bit文件产生的）后，每次开机图像都比较差，不知是什么原因导致，这个问题与什么有关呢？是程序本身的问题吗？还是其他原因？望高手不吝赐教，感激不尽。

gygyg · 发表于 2013-6-2 19:58:39

感觉是硬件平台不稳

sd040052 · 发表于 2013-6-2 22:15:19

貌似这现象我以前调AD芯片时遇到过，当时是应为AD采样后的数据未做异步时钟域转换直接打入内部逻辑导致的。经供参考

HADIST · 发表于 2013-6-3 09:34:01

回复 1# 20100630

是不是频率比较高，没加约束，导致一些路径的布线难以满足时序？

kaiseradler · 发表于 2013-6-3 12:19:15

这个明显是上电后某些器件初始化需要时间！下载mcs，fpga上电很快加载好了，而周边器件还没加载好！你下载bit文件的时候，周边器件已经上电很久了，所以没有问题！

mirson · 发表于 2013-6-3 13:22:45

貌似5楼说的有道理

eaglelsb · 发表于 2013-6-3 13:53:08

有RESET键不？直接按RESET会如何？

everhappy · 发表于 2013-8-26 14:27:21

LVDS匹配电阻，LVDS电平设置正确？

[求助] 求助：每次下载bit文件后显示效果不同

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2