数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31348|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 511 512 513 514515516 517 518 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vcs 能不能给C文件传参数，类似$value$plusargs?	shuke 2013-9-28	03221	shuke 2013-9-28 11:52
[讨论] 如何用Verilog描述 SPI 16bit数据的传输？	zhpg009 2013-3-2	33506	tuohit 2013-9-28 11:50
[原创] 新手，求问这个红线怎么改。	joebaibai 2013-9-25	52386	joebaibai 2013-9-26 21:48
[求助] xilinx floating_point这个核	ailnyg 2013-9-26	12208	ailnyg 2013-9-26 19:04
[原创] fpga配置时的管脚状态	weizhiheng 2012-6-1	55308	tang2992 2013-9-26 16:23
[求助] chipscope抓取generate代码段的信号后，map不过去,请问是什么原因啊？	挂在天边的鱼 2013-9-26	01582	挂在天边的鱼 2013-9-26 14:28
[求助] modelsim 10.0d FEC coverage问题	dayuchao 2013-9-26	02013	dayuchao 2013-9-26 09:29
[求助] 新人，求帮助	又把名忘了 2013-9-10	45073	又把名忘了 2013-9-25 20:32
[求助] 求教DC(200809)不能保存约束文件	JD.WARLOCK 2013-9-23	23843	JD.WARLOCK 2013-9-25 20:10
关于DLL\PLL	weiwu 2003-10-3	65148	kechaoli 2013-9-25 19:28
[求助] 有对Paradigm C++编译软件熟悉的吗？	eric512 2013-9-25	02717	eric512 2013-9-25 17:55
[求助] ddr调试问题	baobao697841 2013-9-24	23145	baobao697841 2013-9-25 08:26
[讨论] Xilinx FPGA 乘法器IP设计实验的问题	ttxs2009 2013-2-19	67272	yabay 2013-9-25 04:22
[求助] 有多项式可以用来逼近lgx吗？以十为底。	ailnyg 2013-9-23	63034	ailnyg 2013-9-24 16:00
[原创] 关于示波器探头附件的选择建议	scottmxc 2013-9-24	02886	scottmxc 2013-9-24 15:12
[求助] 二进制除法	zxfzpf 2013-9-16	43761	dongdong214 2013-9-24 14:54
[讨论] verilog assign问题	venrobert 2013-9-20	63341	flyelectron 2013-9-24 12:27
[求助] TSMC 90nm low power 工艺约束	hzdzkjly 2013-9-17	12298	hzdzkjly 2013-9-24 11:42
[原创] 下降沿触发的信号（复位rst_n等）在上全局网络时，不同综合工具的实现结果	挂在天边的鱼 2013-5-9	87205	lifes 2013-9-23 21:25
[求助] dc 2008,2009,2012执行compile崩溃	cgssuccess 2013-6-16	83862	remnant 2013-9-23 19:32
[求助] 一个很弱的问题，关于D触发器 ...2	greenhope 2011-2-14	178806	zhuyi1234567899 2013-9-23 17:22
[讨论] ise中mig ip core的使用	441lujing 2013-9-23	26740	441lujing 2013-9-23 15:57
[求助] mig 的使用	441lujing 2013-9-23	03201	441lujing 2013-9-23 13:57
[求助] 关于CAN总线CRC校验的异或15位数	89274616 2013-9-23	12304	89274616 2013-9-23 10:42
[求助] ISE13.2对应哪个版本的MATLAB	691564736 2013-9-22	43004	691564736 2013-9-23 09:20
[求助] quartus ii状态机图形怎么设计？	651192980 2013-8-15	47462	浩然若枫 2013-9-23 09:12
[求助] 请问FPGA XQ4005E用哪个版本的ISE开发环境？	chinagrass 2013-9-22	11770	shiyinjita 2013-9-22 19:15
[求助] 求助关于使能信号的使用	zt23680330 2013-9-17	32385	my_electrol 2013-9-22 17:10
[求助] 我想计算一个多项式（xilinx verilog）	ailnyg 2013-9-21	46060	浩然若枫 2013-9-22 14:59
[求助] 基于FPGA的8051内核管脚分配的一些问题。	这人很烦 2012-3-28	23885	Cindy0 2013-9-22 10:27
[求助] altera DDR2软核半速和全速问题	lanliang 2013-9-21	13394	hllyh 2013-9-22 09:27
[求助] verilog HDL的function中，能不能例化其他模块？	浩然若枫 2013-9-21	22837	浩然若枫 2013-9-22 08:30
PCI initiator DMA 地址设计 ...2	dragonyoo 2003-7-25	138975	9065574912 2013-9-21 20:39
[原创] Synplify 2013.03 Crack或者License谁有？	yuelengyueming 2013-4-22	44044	ttyaaa 2013-9-21 14:01
[求助] ISE波形里的U是什么意思	manadar 2013-9-21	14905	manadar 2013-9-21 10:35

1 ... 511 512 513 514515516 517 518 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31348|排名: 9

快速发帖

浏览过的版块

站长推荐 /2