新手，求问这个红线怎么改。

joebaibai

module half_clk(reset,clk_in,clk_out);
    input clk_in,reset;
    output clk_out;
    reg clk_out;
   
    always@(posedge clk_in)
       begin
           if(!reset)  clk_out=0;
           else  clk_out=~clk_out;
       end
   endmodule




`timescale 1ns/100ps
`define clk_cycle 50
module top;
    reg clk,reset;
    wire clk_out;
   
    always #`clk_cycle  clk=~clk;
   
    initial
      begin
          clk=0;
          reset=1;
     #10 reset=0;
     #110 reset=1;
     #100000 $stop;
end

half_clk m0(.reset(reset),.clk_in(clk),.clk_out(clk_out));
endmodule


如何处理上面的代码，才能去掉二分频上面那根红线。另外如何最简单的处理下变成四分频。谢谢