求助关于使能信号的使用

zt23680330 · 发表于 2013-9-17 11:18:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一个模块的使能信号只加在最后输出寄存器好，还是在模块内部每个寄存器和输出寄存器都加上比较好？请懂得人帮忙分析下，十分感谢！

deepfox · 发表于 2013-9-17 15:02:04

我觉得，功能上是一样的，反正结果就看output那个register。

如果在考虑的多点的话，跟clock gating很像，就是一个area和power的tradeoff问题。每个dff都加enable的话，会使area变大，但是能降低switch power；反之就是area小，然后内部的dff不断toggle，但是都是无用的switch，浪费power。

woodhorse · 发表于 2013-9-22 16:59:08

可以直接GATE输入的时钟。

my_electrol · 发表于 2013-9-22 17:10:23

这要看具休的应用，
如果说不想影响模块的运行，只是暂时不想输出影响其它模块，可以只在输出接口上使能。
如果是想让模块停在某一状态，不受输入影响，输出也稳定下来，可以每一级都使能。

[求助] 求助关于使能信号的使用

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1