数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 508 509 510 511512513 514 515 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 一个很弱的问题，关于D触发器 ...2	greenhope 2011-2-14	178660	zhuyi1234567899 2013-9-23 17:22
[讨论] ise中mig ip core的使用	441lujing 2013-9-23	26656	441lujing 2013-9-23 15:57
[求助] mig 的使用	441lujing 2013-9-23	03145	441lujing 2013-9-23 13:57
[求助] 关于CAN总线CRC校验的异或15位数	89274616 2013-9-23	12277	89274616 2013-9-23 10:42
[求助] ISE13.2对应哪个版本的MATLAB	691564736 2013-9-22	42930	691564736 2013-9-23 09:20
[求助] quartus ii状态机图形怎么设计？	651192980 2013-8-15	47375	浩然若枫 2013-9-23 09:12
[求助] 请问FPGA XQ4005E用哪个版本的ISE开发环境？	chinagrass 2013-9-22	11708	shiyinjita 2013-9-22 19:15
[求助] 求助关于使能信号的使用	zt23680330 2013-9-17	32325	my_electrol 2013-9-22 17:10
[求助] 我想计算一个多项式（xilinx verilog）	ailnyg 2013-9-21	46010	浩然若枫 2013-9-22 14:59
[求助] 基于FPGA的8051内核管脚分配的一些问题。	这人很烦 2012-3-28	23847	Cindy0 2013-9-22 10:27
[求助] altera DDR2软核半速和全速问题	lanliang 2013-9-21	13327	hllyh 2013-9-22 09:27
[求助] verilog HDL的function中，能不能例化其他模块？	浩然若枫 2013-9-21	22789	浩然若枫 2013-9-22 08:30
PCI initiator DMA 地址设计 ...2	dragonyoo 2003-7-25	138813	9065574912 2013-9-21 20:39
[原创] Synplify 2013.03 Crack或者License谁有？	yuelengyueming 2013-4-22	43997	ttyaaa 2013-9-21 14:01
[求助] ISE波形里的U是什么意思	manadar 2013-9-21	14805	manadar 2013-9-21 10:35
[求助] 硬件乘法器概念请教？	xujiong1992 2013-9-20	12485	浩然若枫 2013-9-21 09:29
[求助] 硬件加法器概念请教？	xujiong1992 2013-9-20	13170	浩然若枫 2013-9-21 09:28
[求助] latch是异步电路设计？会导致时序分析困难？	清葱黏梢 2013-9-14	64251	yucaoxilin 2013-9-20 08:57
[求助] Modelsim后仿求助	avalon_wishbone 2013-9-19	15562	avalon_wishbone 2013-9-20 00:11
[求助] 哪位知道 ise高级版本如何在官网下载？	xilinxer_lzc 2013-9-19	22155	504472832 2013-9-19 21:18
[求助] verilog里面位拼接问题 ...2	scan 2013-9-17	1112180	tiangua 2013-9-19 17:32
[求助] VHDL和verilog混合编译	tangate 2013-8-2	34100	tiangua 2013-9-19 17:28
[求助] 时序mux	chunjiahua 2013-9-1	74938	uestckaiwen 2013-9-19 16:28
[求助] 关于用Xilinx的cordic核对一个数进行指数运算的问题	zc_47063755 2013-5-28	55121	ailnyg 2013-9-19 12:38
[求助] verilog数字系统设计&计算机体系结构 ...2	pengyongche 2012-6-18	136247	furyblaze 2013-9-19 08:00
[求助] $root ??	harejavahill 2013-7-22	16003	zw84611 2013-9-18 22:31
[求助] verilog中两个寄存器交换值，在综合时会不会造成锁存器？？	guofengchd 2013-9-17	55699	cgssuccess 2013-9-18 17:41
[讨论] 请大家看一下这种代码会有什么样的风险？ ...2 3 4	yangxiaoyong 2013-9-1	3313027	fxl090305002 2013-9-18 09:54
[求助] FPGA 如何判断前导零呢？	weihaitianxin 2013-9-16	43760	rvisk 2013-9-18 09:21
system generator中如何实现倍频	wangchuanyiguo 2009-8-26	23306	dandan8668 2013-9-18 08:55
[求助] 在FPGA上实现以太网(做MAC)	TA说他是 2013-9-14	22514	whz7783478 2013-9-17 20:32
[求助] vcs仿真中错误generic mapping error	0216liqian 2013-9-17	11182	shiyinjita 2013-9-17 20:01
[求助] 请教 MODELSIM 仿真正弦函数问题	yleegn 2013-9-16	42837	yleegn 2013-9-17 16:33
[求助] 哪位高手指导一下，为什么synplify综合成锁存器 ...2	zpsky 2010-8-19	126065	AveryYoung 2013-9-17 16:23
[求助] verilog的一点问题，求大神帮忙	jxaa002501 2013-9-16	24308	eaglelsb 2013-9-17 15:46

1 ... 508 509 510 511512513 514 515 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 11

快速发帖

浏览过的版块

站长推荐 /1