EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 506 507 508 509510511 512 513 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Modelsim后仿求助	avalon_wishbone 2013-9-19	15465	avalon_wishbone 2013-9-20 00:11
[求助] 哪位知道 ise高级版本如何在官网下载？	xilinxer_lzc 2013-9-19	22046	504472832 2013-9-19 21:18
[求助] verilog里面位拼接问题 ...2	scan 2013-9-17	1111937	tiangua 2013-9-19 17:32
[求助] VHDL和verilog混合编译	tangate 2013-8-2	33927	tiangua 2013-9-19 17:28
[求助] 时序mux	chunjiahua 2013-9-1	74740	uestckaiwen 2013-9-19 16:28
[求助] 关于用Xilinx的cordic核对一个数进行指数运算的问题	zc_47063755 2013-5-28	55024	ailnyg 2013-9-19 12:38
[求助] verilog数字系统设计&计算机体系结构 ...2	pengyongche 2012-6-18	136035	furyblaze 2013-9-19 08:00
[求助] $root ??	harejavahill 2013-7-22	15799	zw84611 2013-9-18 22:31
[求助] verilog中两个寄存器交换值，在综合时会不会造成锁存器？？	guofengchd 2013-9-17	55559	cgssuccess 2013-9-18 17:41
[讨论] 请大家看一下这种代码会有什么样的风险？ ...2 3 4	yangxiaoyong 2013-9-1	3312464	fxl090305002 2013-9-18 09:54
[求助] FPGA 如何判断前导零呢？	weihaitianxin 2013-9-16	43628	rvisk 2013-9-18 09:21
system generator中如何实现倍频	wangchuanyiguo 2009-8-26	23231	dandan8668 2013-9-18 08:55
[求助] 在FPGA上实现以太网(做MAC)	TA说他是 2013-9-14	22379	whz7783478 2013-9-17 20:32
[求助] vcs仿真中错误generic mapping error	0216liqian 2013-9-17	11127	shiyinjita 2013-9-17 20:01
[求助] 请教 MODELSIM 仿真正弦函数问题	yleegn 2013-9-16	42748	yleegn 2013-9-17 16:33
[求助] 哪位高手指导一下，为什么synplify综合成锁存器 ...2	zpsky 2010-8-19	125875	AveryYoung 2013-9-17 16:23
[求助] verilog的一点问题，求大神帮忙	jxaa002501 2013-9-16	24187	eaglelsb 2013-9-17 15:46
[讨论] ASIC笔试大家请关注哟，，说不定用得上哟	twftwf 2013-9-17	64002	darrenxu 2013-9-17 15:18
[求助] primetime安装问题求助	tyxuanyuanlx 2012-12-4	52867	tyxuanyuanlx 2013-9-17 12:58
[求助] 求问计数器计数值怎么确定的？	jjjx101 2013-9-12	52610	浩然若枫 2013-9-17 10:23
[求助] 扫描链插入问题	hzdzkjly 2013-9-10	46055	hzdzkjly 2013-9-17 09:18
[求助] 关于quartusII 中对工程进行编译综合的各个步骤的问题	stormpetrel 2013-9-16	13805	HADIST 2013-9-17 08:59
请教设计正弦波发生器的问题？	jtjtjt137 2006-11-1	14341	elmh 2013-9-17 01:58
[求助] 求助 verilog 串并转换	jxaa002501 2013-9-16	11853	chen851112 2013-9-16 13:47
[求助] ISE 与matlab联合仿真问题	879028045 2013-9-16	11963	chen851112 2013-9-16 13:42
[讨论] 五人投票器	梦中巴士 2013-9-16	32786	立青 2013-9-16 13:02
[讨论] DC时序报告中的“#”	harejavahill 2013-9-13	12632	harejavahill 2013-9-16 10:23
[求助] 怎样正确使用DC对时钟IO进行约束	RaxT 2013-9-16	02521	RaxT 2013-9-16 09:47
[讨论] SD_SPI verilog	duchuanchuan 2013-9-11	32865	kka 2013-9-16 00:13
[求助] 记录器方案如何制定？	sanfeng216 2013-9-15	02145	sanfeng216 2013-9-15 21:49
[求助] 影响流水线速度的因素？	清葱黏梢 2013-9-15	01696	清葱黏梢 2013-9-15 16:13
[求助] 有没有人做过FPGA通过千兆以太网和PC传数据？	roxhit 2010-8-8	73904	lwukang 2013-9-15 11:01
[求助] Xilinx EDK生成synthesis.sh文件	ino1988 2013-9-4	12097	ino1988 2013-9-13 18:30
[求助] 请问这个Warning是什么原因	killer5 2013-9-13	24309	加油99 2013-9-13 17:53
[求助] Silvaco TCAD nmos击穿仿真	castlife 2013-4-29	24695	小辉辉 2013-9-13 17:12

1 ... 506 507 508 509510511 512 513 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 13

快速发帖

浏览过的版块

站长推荐 /1