关于使用Synplify综合已经建立的工程的一些问题

kskfrank

刚刚开始学习使用Synplify，摸索着弄的。现在的问题是：我已经使用Q2建立并且编译通过的一个工程文件，里面含有使用Megawizard建立的FIFO模块和PLL模块。我把这些.v文件新建加在Synplify里的工程中，综合报错。直接是因为找不到FIFO和PLL模块的定义。我试着在Q2的文件夹里找到altera_mf.v这样的文件加入到工程里，一样无法通过。给出altera_mf_macros.i(297)位置的No definition for function/task IS_FAMILY_STRATIXV的报错。
我想问的是这些IP核上面要怎么处理？
大家用Synplify做工程的时候遇到FIFO这样的模块怎么办？
初学者请多多指教。

bob_haohao

把IP做成黑盒子综合试试，或者查看Synplify的帮助手册，上面有详细的如何操作带有ip核的设计

bob_haohao

altera_mf.v是仿真库，不是可综合的库文件

acgoal

先确定一下，你选择了正确的FPGA器件，别选到xilinx的器件了。你这个设计是基于altera的。

kskfrank

我查了一些资料。发现9.6.2版的Synplify只能支持到Q2的8.1版本的参数化IP核的综合。好像程序内部的库里自动会识别出Q2的IP核并找到相应的模块进行实例。但是因为版本不一样，很多接口和参数都不一样，我原来的设计里面的结果在962版里综合就出错了。最后我找了一个2013版的Synplify，这次可以直接综合通过了。而且时钟都是正确的。谢谢大家帮忙。
谢谢bob_haohao。提示的黑盒办法我在手册里找到了，直接去找的自有库文件发现支持的版本不够。