数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 21 |主题: 31075|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 505 506 507 508509510 511 512 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] modelsim 安装时闪退是什么原因	alfredfun 2013-9-6	55015	hllyh 2013-9-12 09:36
哪里可以找到LEF/DEF文件格式的详细信息？	john-deng 2007-10-6	512487	HADIST 2013-9-12 00:05
[求助] 如何在MMMC mode底下做unloadTimCon	kunfun2002 2013-9-11	13334	walterzeng 2013-9-11 22:11
[求助] [提问] 关于系统设计的时钟问题	lybuct 2013-9-11	32856	hiloco 2013-9-11 20:43
[求助] Encounter 和 PrimeTime看到的timing path不一致	kunfun2002 2013-9-11	02103	kunfun2002 2013-9-11 19:38
[求助] zynq 7000 boot rom 配置	giniflying 2013-9-11	02389	giniflying 2013-9-11 17:42
[求助] 时钟负载的问题	kingbirdmax 2013-9-11	12588	kingbirdmax 2013-9-11 15:06
[求助] xilinx的sdram参考设计	574920045 2013-9-11	11985	xiaojia102003 2013-9-11 13:51
[求助] opencores issue	sdx0205 2013-9-11	01926	sdx0205 2013-9-11 10:20
[求助] wave 仿真	chunjiahua 2013-9-9	63289	bright888 2013-9-10 21:04
[求助] 在ISE13.4中使用clocking wizard创建一个分频模块没有输出信号	158068672 2013-9-3	19390	shiyinjita 2013-9-10 19:51
[求助] Debussy跑仿真，Simulator设置问题请教~	jiaslbang 2013-9-10	01970	jiaslbang 2013-9-10 19:10
[求助] 这个是代码没写好吗？	ailnyg 2013-9-10	63444	ailnyg 2013-9-10 19:10
[讨论] always 进程中的优先级问题 ...2	zsy5460 2013-9-4	188090	wgej1987 2013-9-10 17:22
[求助] ise综合的一个问题Assignment under multiple single edges	ee_top_guojz 2013-9-10	36098	wgej1987 2013-9-10 17:16
[求助] rtl 和门级网表的formality是，rtl是转化的网表是如何实现的？	sinbad 2013-9-10	04340	sinbad 2013-9-10 17:03
[求助] 怎样将网上下载的IP核添加到QUARTUS II里面	furnace 2013-9-10	07109	furnace 2013-9-10 16:44
[求助] 一个关于XinlinxFPGA开发的问题 ...2	hit祥祥 2013-8-7	114629	zhanglin814725 2013-9-10 11:45
[求助] DC中写Verilog文件不完整	whitekaa 2013-9-10	12134	教父 2013-9-10 11:05
[原创] DC综合出现hold violation，是不是需要放在PR阶段来修正	tigerajs 2013-9-9	23875	教父 2013-9-10 11:04
[求助] 学习synchronous dram规范	574920045 2013-9-10	23152	574920045 2013-9-10 10:44
[求助] 如何根据协议定义一个基带的spec？	sinbad 2013-9-6	93448	sinbad 2013-9-10 09:33
help. how to install LDV5.0	quan228228 2006-9-15	12773	liki799 2013-9-10 00:18
[求助] 用LDV4仿真，产生的波形出错，帮帮小弟	zpc987 2010-12-15	22083	liki799 2013-9-10 00:05
[讨论] 有没有什么讲算法之类的好书？？	yf007 2013-9-6	66217	清葱黏梢 2013-9-9 22:03
[求助] 求助：用EDK调用ISIM进行仿真遇到一个问题	hit祥祥 2013-9-9	12404	meteoryzy 2013-9-9 21:43
[讨论] 共享一个非实时非线性的Round-Robin仲裁器	oamp 2013-9-9	12852	oamp 2013-9-9 17:23
[求助] xilinx用core generator生成的rom/ram可以在线修改其中的数值吗？	keelinx 2013-9-6	24498	keelinx 2013-9-9 15:44
[求助] ddr ip	zzc66 2013-9-3	42861	zzc66 2013-9-9 14:47
[求助] debussy联合NC-Verilog跑仿真的时候闪退	jiaslbang 2013-9-9	03083	jiaslbang 2013-9-9 13:49
[求助] 路径延迟问题	camp 2013-9-4	42856	教父 2013-9-9 10:21
[求助] xilinx fifo	chunjiahua 2013-9-5	11903	教父 2013-9-9 10:01
[求助] 新手求助，关于一个简单移位器代码	EdisonZheng 2013-9-7	33077	教父 2013-9-9 09:57
[求助] ISE11.1综合warning	servingapples 2013-9-6	22507	servingapples 2013-9-9 09:32
[求助] 综合碰到的一个error	undead11 2013-9-4	22872	liyanyu_1987 2013-9-8 20:13

1 ... 505 506 507 508509510 511 512 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 21 |主题: 31075|排名: 8

快速发帖

浏览过的版块

站长推荐 /1