数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 505 506 507 508509510 511 512 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ssi总线和spi总线的差别	779859 2013-10-17	25217	89274616 2013-10-17 14:39
[求助] 请教：quartus ii 7.2 compilation error	lovemylife 2010-4-6	55065	freshair_eet 2013-10-17 10:15
[讨论] Kickstarter 開源的 gpu 資料嗎 ?? Ride IV	andy2000a 2013-10-16	02640	andy2000a 2013-10-16 19:27
[求助] 求高手帮忙真心的	学艺不精的苦逼 2013-9-16	84048	isaber 2013-10-16 16:27
[求助] timing closure floorplan的位置？？	xmffsf 2012-11-16	32725	qingfengwj10 2013-10-16 16:26
[讨论] 请教双时钟沿OFFSET IN约束问题	raojp 2013-10-15	27259	raojp 2013-10-16 16:18
[求助] IBUFDS+BUFG相关时钟问题——FPGA	liming7516 2013-10-14	45160	liming7516 2013-10-16 11:39
[求助] 为了用tetramax工作产生测试激励，是不是必须要做dft？	zuiqiangzhe 2013-2-28	32684	嘿嘿，又学一招 2013-10-16 09:43
[求助] 请问一下如果什么是IO cell	白兰地 2013-10-15	29085	白兰地 2013-10-16 09:36
[求助] 关于quartus后仿真的问题	killer5 2013-10-11	32651	killer5 2013-10-16 09:28
[资料] Xilinx中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响？	prototyping 2013-10-14	88872	prototyping 2013-10-15 19:28
[求助] 提问几个PCI总线中的问题！求解答！在线等啊！	prototyping 2013-10-11	63161	prototyping 2013-10-15 15:23
[求助] verilog写Xilinx FPGA对AD转换芯片WM8196配置时序怎么弄啊求指导	obwl_rei 2013-10-15	13267	sonson2008 2013-10-15 14:52
初学作品 cpld 驱动线阵CCD ...2	morphli 2009-12-7	116952	806472335 2013-10-15 10:35
[讨论] 问问大家，写verilog代码时候，是先把时序图画出来。还是边想边写？ ...2	cgssuccess 2013-9-23	1410274	hancheng1166 2013-10-15 01:34
[讨论] DDR3读写	Oboyer 2013-2-2	22320	yyyxgh 2013-10-14 22:26
[求助] 多倍抽取或者内插的FIR滤波器实现结构	sss08_leon 2013-10-14	03785	sss08_leon 2013-10-14 18:19
[求助] DC综合求指导（分层模块导入问题）	aishan5945 2013-10-11	75503	aishan5945 2013-10-14 10:57
[求助]数字芯片反向设计的流程和工具	yuzhicai 2005-5-12	36980	zhang2000 2013-10-13 20:10
[求助] xilinx v7 中的高速收发器	chen851112 2013-9-30	84380	chen851112 2013-10-13 17:45
[原创] 关于处理谐波杂散的方法	kalwinlue000 2013-7-21	54906	kalwinlue000 2013-10-13 13:51
[求助] bin转换hex ...2	lilyzhong 2013-10-10	109019	zhang2000 2013-10-12 20:56
关于modulesim得一个问题	licmos 2006-3-13	34002	979947803 2013-10-12 16:53
[原创] 请教读写clk相差很大的异步fifo如何clear呢？wr_clr和rd_clr如何处理？	atlandis 2013-10-11	12878	xiaojigao 2013-10-12 14:08
[求助] DDR2使用求助	670687308 2013-10-9	14312	woodhorse 2013-10-12 13:48
[求助] microblzae sdk 中的函数的使用	574920045 2013-10-12	01540	574920045 2013-10-12 10:23
[求助] 跨时钟域的一个面试问题，求解答！	prototyping 2013-10-11	33298	lhlhualin 2013-10-11 23:48
[求助] fgpa 如何实现inout 互联 ...2	puyuwei 2011-5-18	199683	barrypp 2013-10-11 23:25
[原创] 谁有 RobustVerilog parser	wide_road 2013-10-11	03103	wide_road 2013-10-11 17:58
[求助] 关于fvtool的疑问	691564736 2013-10-10	22939	eagle654321 2013-10-11 16:29
[原创] {}拼接语法	aishan5945 2013-8-24	43524	aishan5945 2013-10-11 15:41
[求助] microblaze外部IP接口	574920045 2013-10-11	01938	574920045 2013-10-11 11:19
[求助] 求助：关于VHDL代码和signal tap抓波形不一致问题	ksqnhm 2013-10-10	12543	owen70080 2013-10-11 01:25
[求助] dc综合时能通过命令固定输入port的值吗？	orlye 2013-10-8	74062	orlye 2013-10-10 20:26
[求助] 在synplify中综合完成的文件在Q2中的Place&Route问题	kskfrank 2013-10-10	03158	kskfrank 2013-10-10 19:12

1 ... 505 506 507 508509510 511 512 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2