数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31228|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 501 502 503 504505506 507 508 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于verilog的问题，求大神解答	swis 2013-11-8	42373	adamsogood 2013-11-8 23:33
[求助] 关于K7差分对使用问题	frogjwb 2013-11-8	01522	frogjwb 2013-11-8 21:52
[求助] 谁帮我解释一下licence mameger界面上的东西啊？	zhuyuefeng2009 2013-11-7	12263	zhuyuefeng2009 2013-11-7 22:11
[求助] 数字前端和后端是怎么分类的啊？	zhuyuefeng2009 2013-11-7	01269	zhuyuefeng2009 2013-11-7 20:46
[求助] 求教：有没有把2进制的mif文件转为16进制的工具呢？	hongyijia13 2013-11-5	86209	zhaoyao 2013-11-7 17:10
[求助] 计数器的代码不能被综合 ...2	shadow_cuk 2011-7-18	125842	annwa75 2013-11-7 15:03
[求助] 关于频谱翻转的疑问	691564736 2013-11-5	25451	annwa75 2013-11-7 15:00
[求助] DCM使用	rejoicen 2013-11-5	22298	bettermanjh 2013-11-6 23:13
[讨论] 为什么xilinx DDR3 MIG有输入时钟和参考时钟，为什么不用系统时钟生成参考时钟呢？	du520xi 2013-9-15	45841	eaglelsb 2013-11-6 18:19
[求助] 6455与v5间SRIO链接问题	apple1990 2012-11-28	17935	macliu88 2013-11-6 17:35
[求助] Vivado HLS软件报cannot find the top function	daiyijun 2013-4-15	12919	wgch19890113 2013-11-6 14:53
[求助] 【求助】现在国内PCI Express 接口芯片发展咋样呀	xiaogou1233 2013-11-1	32562	加油99 2013-11-6 14:43
[求助] 求教关于使用altera DDR2 IP后Bank上的Vref管脚问题	wzhdxtx123 2012-5-3	55244	挂在天边的鱼 2013-11-5 21:28
[求助] LTC1446这款DA有人用过么？	ailnyg 2013-10-17	22842	Edward90 2013-11-5 18:05
[求助] Quartus的配置时钟速度设置在什么地方？	asyou 2013-11-5	03212	asyou 2013-11-5 15:10
[求助] MDK和ulink2遇到的问题	menglizhuiyi 2013-11-5	04807	menglizhuiyi 2013-11-5 14:13
[求助] verilog 中怎样对一个reg变量边写边读	nb533 2013-11-5	22994	504472832 2013-11-5 10:53
[求助] 为什么在设计电路时要避免产生latch？	gerry1512 2012-8-2	84484	wgej1987 2013-11-5 10:21
[求助] 求问一个会不会产生latch的问题	ultracell 2013-10-17	43539	jiaoxin12366 2013-11-5 09:43
[求助] FPGA资源问题	baobao697841 2013-10-29	53453	lhlhualin 2013-11-4 23:01
[求助] 关于Verilog中的inout数据类型，求助啊 ...2	lulugui 2010-3-7	148168	flhcherish 2013-11-4 23:00
[求助] ise 13.3 license	adu5229543 2011-12-5	64329	hemattroia1 2013-11-4 22:27
[原创] 请教，Verilog HDL中 “initial"语句究竟可不可以综合？	canoeeda 2013-10-20	918995	Timme 2013-11-4 21:55
[求助] dft_drc不可用	irun2 2012-3-11	22577	767616852 2013-11-4 14:41
[求助] 请问有没有关于Verilog代码优化的书？ ...2	追天鹅的青蛙 2010-6-28	166959	xiajinminyu 2013-11-4 13:31
[求助] 问个关于DC综合三数相加的问题	wudanyu 2013-11-4	22653	asic_service 2013-11-4 12:47
[原创] 同步加载型计数器	yaningyang 2013-11-4	02311	yaningyang 2013-11-4 10:04
[原创] DC综合怎么去掉dummy port	tigerajs 2013-11-1	42713	richardxingxing 2013-11-4 09:33
[求助] FPGA 有时正常有时不正常	kandy286 2013-10-29	73647	surge 2013-11-4 00:59
[求助] 求助：AC97 controller	zhanglinlin0514 2013-11-3	02477	zhanglinlin0514 2013-11-3 20:22
[求助] 为什么VHDL里不能同时用上升和下降沿同时驱动两组状态机	nm2012 2013-11-3	11717	xujiong1992 2013-11-3 09:41
[求助] verilog 对同一端口用多个assign会不会冲突呀？ ...2	nb533 2013-10-30	115786	vongy 2013-11-2 17:07
[原创] ASIC 门的概念	adamsogood 2013-10-26	47612	vongy 2013-11-2 16:55
[求助] 数字信号处理中I和Q路相关疑问	691564736 2013-11-1	28064	691564736 2013-11-2 15:52
[求助] Verilog写的简单数据统计模块，仿真却总是出错	ericfuqiang 2013-10-30	65194	rop195 2013-11-2 15:47

1 ... 501 502 503 504505506 507 508 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31228|排名: 9

快速发帖

浏览过的版块

站长推荐 /2