数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31075|排名: 4

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 499 500 501 502503504 505 506 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 北京威盛与上海海思offer比较 ...2	fl_5588 2013-10-24	135936	fl_5588 2013-10-25 10:59
[讨论] h264解码fpga实现的价值	eebinqiu 2013-10-21	85701	richardxingxing 2013-10-25 09:43
[招聘] FPGA板块版主轮换通知	jackzhang 2013-10-22	34220	tangyutao 2013-10-24 21:10
[求助] 想学数字ic 需要准备些什么	lllyyy625 2013-10-6	93071	lllyyy625 2013-10-24 20:25
[求助] can't access jtag chain	wgang0224 2013-10-24	23793	wgang0224 2013-10-24 16:12
[求助] FPGA实现FIR滤波器时，系数位宽怎么确定	whyyxn 2012-7-9	85755	zhuzhiqi 2013-10-24 14:58
[求助] 关于vcs仿真和fpga仿真，急	charley1987 2013-7-8	63069	charley1987 2013-10-24 10:08
[求助] 软件已经实现了，硬件实现该怎么弄？ ...2	浩然若枫 2013-10-22	105147	glace12123 2013-10-23 22:26
[求助] 有哪位大神设计过OWI单线接口的啊？	wangzhiyong012 2013-6-17	13228	TinyTiaoTiao 2013-10-23 19:51
[求助] 使用verilog编写单片机在线编程模块，恳请各位有经验的大神讨论实现方式	sunyun8 2013-10-23	06270	sunyun8 2013-10-23 16:58
[求助] 如何编写约束文件？	sxtz531 2013-10-23	22641	gongwen 2013-10-23 14:41
[求助] synplify综合出来的.vm文件在modelsim里面怎么用？？	rejoicen 2013-10-23	01769	rejoicen 2013-10-23 14:36
[求助] 一群verilog HDL初学者编了个看似非似的32位浮点数加法器，求指导下	joebaibai 2013-10-22	23434	A1985 2013-10-23 11:07
[求助] ISE工具编译ModelSimulation库编译不通过	mariohi 2012-11-9	22714	msp430f2009 2013-10-23 09:40
[求助] 问一个跨时钟域同步的问题	coyboy912 2013-10-22	43666	asic_service 2013-10-23 09:20
[讨论] D触发器用来消除毛刺可行吗？ ...2	subrant 2011-9-9	1611243	hgd2zp 2013-10-23 08:50
[原创] [求助求助]新手刚学Verilog，希望哪位大神帮忙写下这个verilog代码	joebaibai 2013-10-20	39998	hgd2zp 2013-10-23 08:48
[求助] verilog 缩位运算（缩位算子）的问题求教!	china12321 2013-10-20	34786	china12321 2013-10-23 00:35
[求助] 如何实现一个范围的时钟输入，特定时钟输出	158068672 2013-9-16	42841	wildorg 2013-10-22 20:53
[求助] 求教一个看似简单的数学问题	leozh 2013-9-16	32532	sodede 2013-10-22 18:11
[求助] 【求助】关于Quartus13.0中AHB模块的使用	马中弯 2013-10-22	01775	马中弯 2013-10-22 15:55
[原创] 求助大神~~virtex 5 FPGA的Flash配置问题~	320070921971 2013-10-14	38903	320070921971 2013-10-22 15:44
[求助] 关于多个敏感信号的中断处理	xww25140 2013-10-21	35701	coyboy912 2013-10-22 15:19
[求助] 请教关于modelsim仿真时error:vsim-3043的问题	aokj 2013-10-17	37616	joebaibai 2013-10-22 14:51
[求助] 关于VCS的问题	cgssuccess 2011-11-16	22874	A1985 2013-10-22 10:57
[求助] formality做hierarchical验证	hzdzkjly 2013-10-8	22251	A1985 2013-10-22 10:51
[求助] 关于Modelsim后仿真问题，希望大神们帮我解决一下	Timstory 2013-10-17	63440	verw34v5y2 2013-10-22 09:41
[求助] Virtex2Pro开发板外接时钟	zisemenghuan 2013-10-21	01474	zisemenghuan 2013-10-21 20:33
[求助] Xilinx aurora8b/10板间传输	zhucetailaji 2013-10-21	03763	zhucetailaji 2013-10-21 19:19
[求助] 帮忙看一下，这个ip核可以用来生成bit吗？	dingstrong 2013-10-20	12013	whz7783478 2013-10-21 18:28
[原创] 示波器探头—有源探头	scottmxc 2013-10-21	02394	scottmxc 2013-10-21 09:48
[讨论] chipscope抓取信号 ...2	qswsjs 2012-11-28	1013549	eaglelsb 2013-10-21 09:25
[求助] FPGA后仿真，激励信号都是来自testbench吗? 跪求大神指点	manadar 2013-10-18	25594	manadar 2013-10-21 09:19
[原创] UART--鉴定一下	rejoicen 2013-10-16	112528	shiyinjita 2013-10-20 19:49
[求助] 请问如何查xilinx v5里面带了哪些硬核？哪里可以找到相关文档吗？主页上找不到啊	nicholas08 2013-10-16	11772	shiyinjita 2013-10-20 19:48

1 ... 499 500 501 502503504 505 506 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31075|排名: 4

快速发帖

浏览过的版块

站长推荐 /1