数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31228|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 496 497 498 499500501 502 503 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] modelsim如何把txt文件的数据导入到ram里面	白兰地 2012-12-26	813191	shashabiaoge 2013-12-8 22:43
[求助] 悬赏1K，求推荐一个解串器	fzfh1219 2013-11-22	63196	fzfh1219 2013-12-8 20:35
[求助] modelsim仿真求助 ...2	110500623 2013-6-14	114743	zcs841017 2013-12-8 13:34
[求助] fft程序使用modelsim仿真逻辑正确，下载错误。。求解！ ...2	janstina 2013-8-20	114211	zcs841017 2013-12-8 13:17
[求助] Q2编译完弹出窗口显示700多warning，可是在软件中只显示80多个，求指导~~~	jlfeieee 2013-11-21	42145	zcs841017 2013-12-8 12:23
[求助] verilog交通灯的测试程序	sweet不想长大 2013-11-28	22713	zcs841017 2013-12-8 10:51
[求助] cyclone4配置引脚上拉电平	piscesfate 2013-12-6	42750	zcs841017 2013-12-8 10:18
[求助] 谁能给我一个cyclone以及cyclone ii的device文件，多谢啊！	h1_x2_r3 2013-12-4	53283	zcs841017 2013-12-8 10:17
[求助] 关于xilinx FPGA Virtex6内RapidIO核的问题	kailaoban 2013-12-6	13056	zcs841017 2013-12-8 10:15
[原创] 出售几乎全新的FPGA开发板 Spartan-3e 成都。	mmzlv 2013-12-7	21987	mmzlv 2013-12-7 20:55
[求助] dc综合出SYNOPSYS_UNCONNECTED,怎么消除	zhanglinlin0514 2013-12-6	510574	zhanglinlin0514 2013-12-7 15:56
[求助] 新手求助，如何利用DC求电路最大时延的100条路径	simpleorange 2013-12-6	92367	simpleorange 2013-12-7 15:48
[求助] dc如何查看或生成网表里用到库里的哪些cell的报告	chenfengrugao 2013-11-26	51963	chenfengrugao 2013-12-7 11:24
[求助] DC综合出三态，不知道为什么	zhanglinlin0514 2013-12-5	52912	zhanglinlin0514 2013-12-7 10:30
PLL环路滤波器设计问题	zyz013920 2007-8-31	24127	laokai 2013-12-6 23:31
[讨论] 已分享哦	topcj 2013-12-6	11788	shiyinjita 2013-12-6 21:44
[讨论] FPGA进行串口通信如何实现数据自动换行？	feitengyu 2013-12-5	32786	leasor 2013-12-6 14:44
[求助] 在IC公司做视频算法怎么样？	黄河十三号 2013-12-2	62595	绿茶盖儿 2013-12-6 09:39
[原创] （求指导）哪位用过Altera Stratix IV GX的开发板呢？HSMC connector怎么引出引脚呢？	weihaitianxin 2013-12-3	42382	zyzfgpzgh 2013-12-6 08:23
[求助] 关于VCS_MX软件启动问题！ ...2	HADIST 2013-4-30	117494	kharthik 2013-12-5 21:59
[讨论] 关于FIFO空满状态标志的讨论	gateway91 2013-12-5	23331	gateway91 2013-12-5 21:55
[求助] Verilog Or SV display 如何让变量值等于系统当前时间	swordheartsmile 2013-11-25	53352	chenfengrugao 2013-12-5 21:18
[求助] Quartus2的device family中没有cyclone1和2的device，怎么办？急！	h1_x2_r3 2013-12-5	49544	h1_x2_r3 2013-12-5 18:13
[讨论] nios ii how to download the software into the chip	zhuzhiqi 2013-12-5	01783	zhuzhiqi 2013-12-5 13:35
memory分布	lsf9905 2009-4-20	22064	leasor 2013-12-5 13:02
[求助] 有没有好方法,在多个模块实现同步机制时,增强可读性?	leasor 2013-12-4	21772	leasor 2013-12-5 10:56
DSP Builder生成的HDL代码怎样用Quartus II仿真？ ...2	ethane 2009-5-21	116221	xtdxtzp 2013-12-5 09:46
[求助] FPGA的资源不够	kandy286 2013-12-2	34349	kandy286 2013-12-5 09:25
[求助] 一个vcs编译核文件里glbl的问题	zhouchaozinc 2013-12-3	85419	zhouchaozinc 2013-12-5 09:03
[原创] fpga数据打包	sonic1007 2013-12-4	32532	logor 2013-12-4 23:23
[原创] 关于PCIe的问题讨论交流	littlecp3 2013-12-4	32431	shiyinjita 2013-12-4 22:36
[求助] 求quartusII 10.1的破解license	LTHLDH 2012-6-19	13560	zhcheng06 2013-12-4 22:15
[求助] Quartus不支持用Verilog定义函数	ic小顽童 2013-12-4	01900	ic小顽童 2013-12-4 22:06
[求助] FDCP与FDCE有什么异同啊？	Oboyer 2013-11-30	36347	shiyinjita 2013-12-4 21:57
[解决] FPGA该怎么学	Neio 2013-12-4	02229	Neio 2013-12-4 18:34

1 ... 496 497 498 499500501 502 503 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31228|排名: 9

快速发帖

浏览过的版块

站长推荐 /2