数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31355|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 496 497 498 499500501 502 503 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 大神给看看PTPX功耗报告，问什么开关功耗那么小	荆棘鸟OO 2013-12-30	01338	荆棘鸟OO 2013-12-30 19:13
[求助] 新人怎么学习DC啊！！！！	HADIST 2013-5-22	62373	songchao236 2013-12-30 15:40
[求助] 关于MCB控制DDR2功能仿真	xww25140 2013-8-21	94899	alyssa_injd 2013-12-30 11:00
[求助] 求助总线数据的静态时序约束方式	61ping 2013-7-29	43017	61ping 2013-12-30 10:10
[求助] modelsim仿真图形如何解释阻塞非阻塞	fanhuanxin 2013-12-29	22689	fanhuanxin 2013-12-29 17:02
一个chipscope得问题	ljsu0203 2009-8-19	42918	xaaa001 2013-12-29 16:13
[求助] 关于升压/升温对FPGA时序的影响	masure 2013-12-18	32781	xaaa001 2013-12-29 16:13
[活动] 寒假有人去培训FPGA吗，求组团	freeworld 2013-12-29	22658	supermanqc 2013-12-29 15:27
[求助] spartan6无法通过jtag扫描到，求救	helsin 2013-12-28	12763	110500623 2013-12-29 08:42
[原创] 【求大神】由可以实现功能的vhdl改成verilog后不能运行了	suge168 2013-12-24	83383	weiqi7777 2013-12-29 01:26
[求助] 请教大拿们一个关于ddr2的问题	xychzkhf 2013-12-26	63108	xychzkhf 2013-12-28 21:53
灌水阿	laod829 2008-2-28	23518	tolang 2013-12-28 09:43
[求助] 关于存储单元的操作请教	xiaoyunvsmm 2013-12-27	32297	tolang 2013-12-28 09:41
[求助] 数字做了个简单电路，如何转换为模拟电路？？？	歪枣树 2013-12-27	22299	tolang 2013-12-28 09:39
[求助] ISE跑综合时报错：Xst:1706 - port XXX of logic node XXX has no source	tianxiayidi 2013-12-19	36585	tianxiayidi 2013-12-27 16:42
[求助] modelsim 6.2b仿真时候出现# Error loading design？？？？ ...2	fj773 2012-3-3	137810	吾无名 2013-12-27 16:38
[求助] 再分频时钟约束	n1991i 2013-12-23	64471	n1991i 2013-12-27 14:17
[求助] 菜鸟啊问一个数字IC的问题 ...2	jxjxhwx 2013-11-3	144542	jxjxhwx 2013-12-27 13:33
[原创] PAD相关时序请教	tigerajs 2013-12-23	12202	Oboyer 2013-12-27 11:19
[求助] 布局布线之前的功耗分析	cxj2010 2013-7-1	54439	隔壁村的酱油 2013-12-27 11:17
[求助] Verilog代码写testbench	天使的微笑 2013-12-26	12277	A1985 2013-12-27 08:41
[求助] 求助，Verilog编写实例化问题	天使的微笑 2013-12-17	22447	天使的微笑 2013-12-26 21:25
[原创] 灌水啊啊爱爱	synrenjay 2010-9-10	12944	kesonghi 2013-12-26 18:41
[求助] modelsim时序反标，sdf加载错误	hit0821201 2013-12-26	03709	hit0821201 2013-12-26 16:45
[求助] 什么是临界时序逻辑状态？	aili965849539 2013-12-26	01367	aili965849539 2013-12-26 16:14
[求助] Modelsim10.0c后仿真问题 ...2	joeyzhu 2013-9-25	108096	zhangkangdouble 2013-12-26 14:53
[转贴] modelsim仿真方面的问题 ...2	yangjing113 2010-3-5	176990	zhangkangdouble 2013-12-26 11:47
[求助] 求助：xilinx PCIe核的modelsim仿真。IP 自带的例子。	yangtuyan 2013-12-10	42310	zhangkangdouble 2013-12-26 11:40
[求助] Modelsim 仿真问题	xiaoyunvsmm 2013-12-12	42280	zhangkangdouble 2013-12-26 11:38
[求助] quartus ii 和modelsim-altera联合仿真的几个简单问题	大帅哥1989 2013-12-12	12166	zhangkangdouble 2013-12-26 11:38
[求助] ISE13.4的安装问题	tangxij000 2012-8-10	43388	LadyHolly 2013-12-26 10:28
[讨论] pcie访问时事务包的拆分	挂在天边的鱼 2013-12-23	53092	挂在天边的鱼 2013-12-26 09:22
[求助] 时钟恢复与时钟同步	574920045 2013-12-25	63570	574920045 2013-12-26 09:01
[求助] vcs的减号选项和加号选项	scutwengxinqian 2012-5-3	43546	Gary.wang 2013-12-25 19:02
[求助] 关于状态机中用到定时器来实现时序逻辑，是否可以在多个状态复用一个定时器？	prototyping 2013-12-24	62741	znn04006518 2013-12-25 16:33

1 ... 496 497 498 499500501 502 503 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31355|排名: 5

快速发帖

浏览过的版块

站长推荐 /2