在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 请教一个将信号delay几百个cycle的方法 atlandis 2013-12-18 52296 atlandis 2013-12-19 18:32
[讨论] 使用primetime进行静态时序分析的问题 zmt206 2013-12-18 12230 asic_service 2013-12-19 13:57
[求助] 时钟恢复 574920045 2013-12-19 01685 574920045 2013-12-19 11:07
[求助] 小波变换的FPGA设计交流 sja_hello 2010-3-3 315243 徐小乐 2013-12-19 09:28
[求助] altera mega DDR2产生ip的时候next finish按钮怎么没了啊 majia123qwe 2013-5-13 33074 hllyh 2013-12-19 09:18
[求助] dc综合如何读入宏文件 cei527 2013-3-15 49324 xiuqi180 2013-12-19 09:04
[求助] 时钟移位 574920045 2013-12-17 32068 574920045 2013-12-19 09:03
[求助] 求教,chipscope连续数据采集 ino1988 2013-10-11 23077 ino1988 2013-12-19 09:01
[求助] 两个时钟域使能信号的同步,求助  ...2 jornrising 2011-5-28 126042 xiuqi180 2013-12-19 08:49
[求助] verilog设计中如何引导在综合时产生并行结构(非优先级)  ...2 zylxzxcyz 2013-12-5 125145 zylxzxcyz 2013-12-18 22:30
[求助] fpga输入正弦信号相比于输入方波信号会产生相位噪声吗?  ...2 xinxiangbaiheqd 2013-12-11 115173 shiyinjita 2013-12-18 21:28
[讨论] 求助大神们~~~ nuaa_lieo 2013-12-18 02126 nuaa_lieo 2013-12-18 18:50
[求助] 用EDK把ip核通过总线挂载到microblaze上的问题,求各位指点! my_layer 2013-12-17 32424 lddyx123 2013-12-18 17:24
[求助] 新手请教SOC设计具体的流程操作 IC.Michael 2013-12-17 12080 IC.Michael 2013-12-18 13:02
[求助] 用Xilinx ISE10.实现Leon3的问题 jnxu2007 2011-7-20 73879 jiacl 2013-12-18 11:21
[求助] 运算模块DC约束问题 立青 2013-12-18 02072 立青 2013-12-18 11:12
[讨论] xilinx virtex_5 DCM 综合时出错,总有信号无法布线 dongpingxjl 2013-12-17 22286 110500623 2013-12-18 09:11
[求助] 时钟数据恢复 574920045 2013-12-17 22670 haitaox 2013-12-18 09:01
[解决] Quartus ii 时序约束了,真的变稳了吗? keyway 2012-10-23 34072 yc7722008 2013-12-18 00:36
[求助] modelsim 仿真时出错  ...2 北伐 2013-4-21 176290 zhangbinsniper 2013-12-17 22:43
[求助] 为什我我的modelsim始终添加不上xilinx的库文件呢?请各位看看我哪里操作的不对? 418478935 2013-8-21 84558 zhangbinsniper 2013-12-17 22:37
[其它] 上海转altera开发板+usb jtag,可验证sdram,130元包邮 hongyijia13 2013-12-15 32403 hongyijia13 2013-12-17 22:28
[求助] systemverilog 验证平台 htj844575037 2013-12-17 12568 A1985 2013-12-17 18:41
[求助] VHDL如何格式化代码 manadar 2013-12-13 64316 baopengfei1989 2013-12-17 18:39
[求助] nios硬件回传pc问题 jyfjyfqq 2013-12-16 11790 baopengfei1989 2013-12-17 18:37
[求助] 求问nios对dm9000a的初始化 yasics 2013-10-11 22217 fishOnFly 2013-12-17 17:12
[求助] 关于数字电路仿真,多个memory内的数据的转移 ttxs2009 2013-12-16 22028 ttxs2009 2013-12-17 03:16
[求助] 关于8b/10b编码的问题 小望怕水 2013-12-9 32860 xianrenwang 2013-12-16 23:30
[求助] ISE 比较器IP核 gateway91 2013-12-16 01405 gateway91 2013-12-16 23:24
[求助] verilog中的延时问题  ...2 houxiaoqian 2012-11-6 138266 BSXYZYC 2013-12-16 22:23
[求助] 在verilog语法中在测试模块中午always的@()是阻塞的吗? zhuyuefeng2009 2013-12-15 32321 ltove333 2013-12-16 20:58
[求助] FPGA时序问题 cike_assassin 2013-12-15 52373 qc3g09 2013-12-16 20:38
[讨论] ASIC电路中时钟分频逻辑实现 hit0821201 2013-12-16 02111 hit0821201 2013-12-16 19:09
[求助] 来看看FPGA时序约束有没有问题!!!! 最后的和弦 2013-12-12 72382 eaglelsb 2013-12-16 19:01
[求助] 用ise例化fifo的问题 shirley...lili 2013-12-13 42538 eaglelsb 2013-12-16 19:00
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-29 02:08 , Processed in 0.059917 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块