EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 494 495 496 497498499 500 501 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 已分享哦	topcj 2013-12-6	11757	shiyinjita 2013-12-6 21:44
[讨论] FPGA进行串口通信如何实现数据自动换行？	feitengyu 2013-12-5	32669	leasor 2013-12-6 14:44
[求助] 在IC公司做视频算法怎么样？	黄河十三号 2013-12-2	62498	绿茶盖儿 2013-12-6 09:39
[原创] （求指导）哪位用过Altera Stratix IV GX的开发板呢？HSMC connector怎么引出引脚呢？	weihaitianxin 2013-12-3	42304	zyzfgpzgh 2013-12-6 08:23
[求助] 关于VCS_MX软件启动问题！ ...2	HADIST 2013-4-30	117220	kharthik 2013-12-5 21:59
[讨论] 关于FIFO空满状态标志的讨论	gateway91 2013-12-5	23201	gateway91 2013-12-5 21:55
[求助] Verilog Or SV display 如何让变量值等于系统当前时间	swordheartsmile 2013-11-25	53225	chenfengrugao 2013-12-5 21:18
[求助] Quartus2的device family中没有cyclone1和2的device，怎么办？急！	h1_x2_r3 2013-12-5	49418	h1_x2_r3 2013-12-5 18:13
[讨论] nios ii how to download the software into the chip	zhuzhiqi 2013-12-5	01747	zhuzhiqi 2013-12-5 13:35
memory分布	lsf9905 2009-4-20	21951	leasor 2013-12-5 13:02
[求助] 有没有好方法,在多个模块实现同步机制时,增强可读性?	leasor 2013-12-4	21674	leasor 2013-12-5 10:56
DSP Builder生成的HDL代码怎样用Quartus II仿真？ ...2	ethane 2009-5-21	116073	xtdxtzp 2013-12-5 09:46
[求助] FPGA的资源不够	kandy286 2013-12-2	34239	kandy286 2013-12-5 09:25
[求助] 一个vcs编译核文件里glbl的问题	zhouchaozinc 2013-12-3	85278	zhouchaozinc 2013-12-5 09:03
[原创] fpga数据打包	sonic1007 2013-12-4	32425	logor 2013-12-4 23:23
[原创] 关于PCIe的问题讨论交流	littlecp3 2013-12-4	32328	shiyinjita 2013-12-4 22:36
[求助] 求quartusII 10.1的破解license	LTHLDH 2012-6-19	13510	zhcheng06 2013-12-4 22:15
[求助] Quartus不支持用Verilog定义函数	ic小顽童 2013-12-4	01849	ic小顽童 2013-12-4 22:06
[求助] FDCP与FDCE有什么异同啊？	Oboyer 2013-11-30	36214	shiyinjita 2013-12-4 21:57
[解决] FPGA该怎么学	Neio 2013-12-4	02143	Neio 2013-12-4 18:34
bjt原理 ...2	DSUN 2008-1-13	115796	quickly 2013-12-4 16:30
[求助] 以太网FIFO资料中的主机时钟问题，求解	lunmag 2013-12-3	21902	lunmag 2013-12-4 10:54
[求助] DC综合时需不需要对电源地进行特殊处理呢？	白兰地 2013-12-4	02180	白兰地 2013-12-4 10:06
[求助] 用synplify综合后，xilinx布局布线如何保证信号名不变？	xianrenwang 2013-10-29	34220	flywind7 2013-12-3 20:55
谁有利用FPGA实现图像采集和处理的实例	我心飞翔721 2013-12-3	01488	我心飞翔721 2013-12-3 19:51
[求助] 请教FPGA管脚测速问题？？？	H.J.S 2013-12-2	11700	poiu_elab 2013-12-3 15:29
[求助] DFT扫描链插入	hzdzkjly 2013-10-9	24468	zhuikonger 2013-12-3 15:16
help ! About TSTL2 test vector format?	quan228228 2006-10-18	29057	chih_hao_chung 2013-12-3 12:32
[求助] FPGA截位直流分量 ...2	110500623 2011-6-27	169245	fan06081232 2013-12-3 11:09
[求助] 怎么用synplify 生成IP 网表？	adamsogood 2013-11-21	12511	真心等待—08 2013-12-3 10:52
[求助] ISE ILA 实例化问题	yuem.yang@gmail 2013-11-22	12857	真心等待—08 2013-12-3 10:44
[求助] 求助：ISE的core generator生成的rom模块端口名是否能改？	草明 2013-11-21	22191	真心等待—08 2013-12-3 10:33
[求助] 硕士毕业论文选题求大侠提提意见	平凡的足迹 2013-11-30	43368	平凡的足迹 2013-12-3 09:43
[求助] 求个大神教下designware怎么用	yic2000 2013-4-28	32157	zylxzxcyz 2013-12-3 09:30
[求助] SD卡的SD模式读写过程？	xuchaolz 2013-12-2	31977	xuchaolz 2013-12-2 15:55

1 ... 494 495 496 497498499 500 501 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1