设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA与ARM通信问题

发新帖

查看: 1629|回复: 0

[讨论] FPGA与ARM通信问题

发表于 2014-1-14 10:57:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

整体架构是arm1通过并行数据总线连接FPGA（数据总线位宽是32位），然后向arm发送数据，FPGA接收数据后再将数据发送给arm2也是通过并行数据总线来连接的（数据总线位宽16位），其中FPGA是采用的FIFO，来做缓冲的，问题是arm2接收到的数据和发送的有的时候一样有的时候不一样也没有什么规律，有遇到过类似的问题的说说你的经验，谢谢了

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-13 03:52 , Processed in 0.022201 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表