EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 491 492 493 494495496 497 498 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助关于小波变换的图像压缩程序	徐小乐 2013-12-19	11715	amabag 2013-12-24 10:13
[求助] ise管脚约束问题	ylz24385 2013-12-21	63494	qinze111111 2013-12-24 10:07
[讨论] 请教xilinx DDR3 MIG 控制内核代码的问题	tianyakeliu6 2013-12-19	12637	haitaox 2013-12-24 09:09
[求助] altera dcfifo使用诡异现象	weizhiheng 2013-6-18	74946	weizhiheng 2013-12-24 07:26
请教有没有用过1T SRAM的 ...2	wf_viva 2009-12-4	165656	luoraoyu123 2013-12-23 20:04
[求助] Modelsim仿真遇到的错误	wuwovicky123 2013-7-22	52598	隔壁村的酱油 2013-12-23 17:16
[求助] 有关有限状态机独热码的问题	mariohi 2011-12-15	83227	隔壁村的酱油 2013-12-23 16:48
[求助] ALTERA以太网核怎么屏蔽广播数据	djqlyy 2013-12-18	11922	gzdy 2013-12-23 13:24
[求助] 时能信号要同步吗	liuyangqwin2 2013-12-18	83289	eaglelsb 2013-12-23 11:27
[讨论] verilog 如何实现获取系统时钟（非仿真）	why198729 2013-12-23	11891	立青 2013-12-23 11:17
[讨论] 有人在linux安装成功modelsim吗?	cxq1846 2011-1-3	72711	juyong3 2013-12-23 09:23
[求助] 求书<<集成电路设计cad eda工具实用教程>>	ningwei8027 2011-11-18	44066	火辣阎王 2013-12-22 23:12
[求助] 综合时clock gate扇出太大导致violation	hzdzkjly 2013-12-8	53850	liyanyu_1987 2013-12-22 21:47
[求助] 输入端口分别经过两个时钟域，应该如何进行DC约束呢	FRANKLON 2013-12-18	42656	chenfengrugao 2013-12-21 20:53
[求助] verilog编的单精度浮点数矩阵（4*4）乘法器算法设计	xchedi 2013-12-21	01651	xchedi 2013-12-21 11:03
[求助] 弱弱的问个分频的问题	小小蜗牛 2013-12-21	11641	woaichengdian 2013-12-21 10:21
请教DCM倍频的问题？谢谢！	lizhenxing007 2009-3-16	99865	hokage2011 2013-12-20 23:52
[求助] 有关xilinxDCM的困惑？	caiying1909 2011-5-7	12127	hokage2011 2013-12-20 23:46
[讨论] Virtex5 的 fx 系列 xc5vfx100t 这种 cpu 的核心电源 vccint 的对地阻抗	niubinan 2013-10-1	33560	Timme 2013-12-20 22:39
[求助] 新手求助	libing2734001 2013-12-19	42631	wyb309682022 2013-12-20 21:57
[原创] 请教一个将信号delay几百个cycle的方法	atlandis 2013-12-18	52198	atlandis 2013-12-19 18:32
[讨论] 使用primetime进行静态时序分析的问题	zmt206 2013-12-18	12112	asic_service 2013-12-19 13:57
[求助] 时钟恢复	574920045 2013-12-19	01604	574920045 2013-12-19 11:07
[求助] 小波变换的FPGA设计交流	sja_hello 2010-3-3	315139	徐小乐 2013-12-19 09:28
[求助] altera mega DDR2产生ip的时候next finish按钮怎么没了啊	majia123qwe 2013-5-13	32967	hllyh 2013-12-19 09:18
[求助] dc综合如何读入宏文件	cei527 2013-3-15	49120	xiuqi180 2013-12-19 09:04
[求助] 时钟移位	574920045 2013-12-17	31931	574920045 2013-12-19 09:03
[求助] 求教，chipscope连续数据采集	ino1988 2013-10-11	22904	ino1988 2013-12-19 09:01
[求助] 两个时钟域使能信号的同步，求助 ...2	jornrising 2011-5-28	125779	xiuqi180 2013-12-19 08:49
[求助] verilog设计中如何引导在综合时产生并行结构（非优先级） ...2	zylxzxcyz 2013-12-5	124895	zylxzxcyz 2013-12-18 22:30
[求助] fpga输入正弦信号相比于输入方波信号会产生相位噪声吗？ ...2	xinxiangbaiheqd 2013-12-11	114989	shiyinjita 2013-12-18 21:28
[讨论] 求助大神们~~~	nuaa_lieo 2013-12-18	02079	nuaa_lieo 2013-12-18 18:50
[求助] 用EDK把ip核通过总线挂载到microblaze上的问题，求各位指点！	my_layer 2013-12-17	32317	lddyx123 2013-12-18 17:24
[求助] 新手请教SOC设计具体的流程操作	IC.Michael 2013-12-17	11957	IC.Michael 2013-12-18 13:02
[求助] 用Xilinx ISE10.实现Leon3的问题	jnxu2007 2011-7-20	73732	jiacl 2013-12-18 11:21

1 ... 491 492 493 494495496 497 498 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1