在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] PIE编码的Verilog代码实现 tianzunhui 2012-10-26 12792 sinbad 2013-12-11 10:12
[求助] cameralink能否用作透明传输 zxj0 2013-10-21 12498 zxj0 2013-12-11 09:16
[讨论] 关于CRC的一些问题 attach_img  ...2 gateway91 2013-12-8 104086 gateway91 2013-12-10 22:00
[求助] lwip网口连接问题 zxj0 2013-12-10 11906 zxj0 2013-12-10 16:12
[求助] 以太网接口中的FIFO问题,求助 lunmag 2013-12-9 43259 zyzfgpzgh 2013-12-10 14:03
[求助] 求大神帮我综合一个verilog程序 attach_img 真我个性 2013-12-7 72056 德风劲草 2013-12-9 22:24
[求助] 如何将LDPC译码器中1bit的输入量化为10bit?? 最后的和弦 2013-12-9 01419 最后的和弦 2013-12-9 20:25
[求助] 用ISE声称出来的SIRO核编译是出现ERROR:NgdBuild:604 macliu88 2013-12-9 12419 zyzfgpzgh 2013-12-9 20:14
[求助] RH32 LINUX silvaco 2010 启动后拉动上下滚动条自动在光标处加 “^C” Netlucifer 2011-3-17 42871 thelordofhell 2013-12-9 19:59
[求助] debussy中看Schematic时,让一个子模块的所有接口的连接线高亮 hgd2zp 2013-11-26 12068 xianrenwang 2013-12-9 19:29
[讨论] PCIE BAR基地址可以在driver中指定范围吗? eaglelsb 2013-12-3 63548 eaglelsb 2013-12-9 11:29
[求助] UVM问题请教 丁凤 2013-12-7 22601 丁凤 2013-12-9 09:13
[求助] 芯片使用问题 lyc3981714641 2013-12-8 01722 lyc3981714641 2013-12-8 23:53
[求助] modelsim如何把txt文件的数据导入到ram里面 attach_img 白兰地 2012-12-26 812976 shashabiaoge 2013-12-8 22:43
[求助] 悬赏1K,求推荐一个解串器 attach_img fzfh1219 2013-11-22 62985 fzfh1219 2013-12-8 20:35
[求助] modelsim仿真求助 attachment  ...2 110500623 2013-6-14 114221 zcs841017 2013-12-8 13:34
[求助] fft程序使用modelsim仿真逻辑正确,下载错误。。求解! attach_img  ...2 janstina 2013-8-20 113964 zcs841017 2013-12-8 13:17
[求助] Q2编译完弹出窗口显示700多warning,可是在软件中只显示80多个,求指导~~~ attach_img jlfeieee 2013-11-21 41969 zcs841017 2013-12-8 12:23
[求助] verilog交通灯的测试程序 sweet不想长大 2013-11-28 22586 zcs841017 2013-12-8 10:51
[求助] cyclone4配置引脚上拉电平 piscesfate 2013-12-6 42521 zcs841017 2013-12-8 10:18
[求助] 谁能给我一个cyclone以及cyclone ii的device文件,多谢啊! attach_img h1_x2_r3 2013-12-4 53119 zcs841017 2013-12-8 10:17
[求助] 关于xilinx FPGA Virtex6内RapidIO核的问题 kailaoban 2013-12-6 12828 zcs841017 2013-12-8 10:15
[原创] 出售几乎全新的FPGA开发板 Spartan-3e 成都。 mmzlv 2013-12-7 21825 mmzlv 2013-12-7 20:55
[求助] dc综合出SYNOPSYS_UNCONNECTED,怎么消除 zhanglinlin0514 2013-12-6 510073 zhanglinlin0514 2013-12-7 15:56
[求助] 新手求助,如何利用DC求电路最大时延的100条路径 simpleorange 2013-12-6 92207 simpleorange 2013-12-7 15:48
[求助] dc如何查看或生成网表里用到库里的哪些cell的报告 attach_img chenfengrugao 2013-11-26 51775 chenfengrugao 2013-12-7 11:24
[求助] DC综合出三态,不知道为什么 zhanglinlin0514 2013-12-5 52650 zhanglinlin0514 2013-12-7 10:30
PLL环路滤波器设计问题 zyz013920 2007-8-31 23931 laokai 2013-12-6 23:31
[讨论] 已分享哦 topcj 2013-12-6 11711 shiyinjita 2013-12-6 21:44
[讨论] FPGA进行串口通信如何实现数据自动换行? feitengyu 2013-12-5 32569 leasor 2013-12-6 14:44
[求助] 在IC公司做视频算法怎么样? 黄河十三号 2013-12-2 62409 绿茶盖儿 2013-12-6 09:39
[原创] (求指导)哪位用过Altera Stratix IV GX的开发板呢?HSMC connector怎么引出引脚呢? weihaitianxin 2013-12-3 42235 zyzfgpzgh 2013-12-6 08:23
[求助] 关于VCS_MX软件启动问题!  ...2 HADIST 2013-4-30 117029 kharthik 2013-12-5 21:59
[讨论] 关于FIFO空满状态标志的讨论 attach_img gateway91 2013-12-5 23081 gateway91 2013-12-5 21:55
[求助] Verilog Or SV display 如何让变量值等于系统当前时间 swordheartsmile 2013-11-25 53137 chenfengrugao 2013-12-5 21:18
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 06:05 , Processed in 0.046858 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块