Xilinx在线逻辑分析仪chipscope inserter 有两个输入时钟怎么办

joeyzhu · 发表于 2013-5-31 21:19:27

回复 9# 绿茶盖儿

你说的是DCM？我有一个时钟模块用DCM做分频，但是输入时钟选择external的时候，输入会先经过一个BUF，所以在chipscope 选择时钟信号的时候没有可用的输入时钟（没有clk_in_ibuf这个信号），而且占空比也不对，不知你知不知道什么原因。现在我在尝试用代码进行分频，不调用DCM。

绿茶盖儿 · 发表于 2013-6-1 11:27:18

回复 10# joeyzhu

功能仿真对并不代表时序对，下载到板子上最重要的是时序是否满足setup、hold，多时钟域尤其要小心设计。可以先做一下后仿

绿茶盖儿 · 发表于 2013-6-1 11:32:26

回复 11# joeyzhu

DCM没用过，我用的V6的片子，对应的时钟管理是Clock Wizard，配置时钟频率，占空比，相移什么的都很方便。分频出来的时钟就可以作为chipscope的clock signal啊。

luke2164 · 发表于 2013-6-3 17:20:14

学习学习咯

joeyzhu · 发表于 2013-6-4 09:08:03

回复 13# 绿茶盖儿

我用的是spartan 3E的板，ISE 13.1 clock wizard是会灰色的，不能用，话说用代码分频很麻烦呢，特别是小数没有锁相环不稳定

dicky · 发表于 2014-2-8 05:50:38

有用不？

[求助] Xilinx在线逻辑分析仪chipscope inserter 有两个输入时钟怎么办

站长推荐 /1