请教一个关于Formality软件使用的问题

lunmag · 发表于 2014-1-21 14:40:57

您需要登录才可以下载或查看，没有账号？注册

x

在比对完成之后发现有在三种数据情况下会出现不相同的情况，请问有没有什么方法能够导出这三种情况下的数据，我想用这些数据进行仿真来查找问题所在，现在我是一位一位的用手抄下来，很费时间。

wgej1987 · 发表于 2014-1-21 20:09:00

不知道你比的是什么？用工具DEBUG吧，重点关注那些全1全0的点，还有全错的。有loop什么的引起概率蛮大。虽然我用的confromal，没用过formality，不过应该也有诊断工具的，自己分析下RTL代码

教父 · 发表于 2014-1-29 08:42:23

如果是单纯的verilog的对比，好找问题，如果是verilog and netlist 的对比，在netlist中有的信号被综合功能给优化掉了，这样如果出现不一样的结果，那就不好找了，不过你要是仔细的话还是能发现问题的

paul21st · 发表于 2014-1-29 17:04:47

kuaidexintuan

zjh1974 · 发表于 2014-2-7 00:39:15

已分享Analog IC设计板块

[求助] 请教一个关于Formality软件使用的问题