数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31035|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 488 489 490 491492493 494 495 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 输入端口分别经过两个时钟域，应该如何进行DC约束呢	FRANKLON 2013-12-18	42521	chenfengrugao 2013-12-21 20:53
[求助] verilog编的单精度浮点数矩阵（4*4）乘法器算法设计	xchedi 2013-12-21	01607	xchedi 2013-12-21 11:03
[求助] 弱弱的问个分频的问题	小小蜗牛 2013-12-21	11546	woaichengdian 2013-12-21 10:21
请教DCM倍频的问题？谢谢！	lizhenxing007 2009-3-16	99698	hokage2011 2013-12-20 23:52
[求助] 有关xilinxDCM的困惑？	caiying1909 2011-5-7	12020	hokage2011 2013-12-20 23:46
[讨论] Virtex5 的 fx 系列 xc5vfx100t 这种 cpu 的核心电源 vccint 的对地阻抗	niubinan 2013-10-1	33436	Timme 2013-12-20 22:39
[求助] 新手求助	libing2734001 2013-12-19	42471	wyb309682022 2013-12-20 21:57
[原创] 请教一个将信号delay几百个cycle的方法	atlandis 2013-12-18	52090	atlandis 2013-12-19 18:32
[讨论] 使用primetime进行静态时序分析的问题	zmt206 2013-12-18	11988	asic_service 2013-12-19 13:57
[求助] 时钟恢复	574920045 2013-12-19	01568	574920045 2013-12-19 11:07
[求助] 小波变换的FPGA设计交流	sja_hello 2010-3-3	315020	徐小乐 2013-12-19 09:28
[求助] altera mega DDR2产生ip的时候next finish按钮怎么没了啊	majia123qwe 2013-5-13	32853	hllyh 2013-12-19 09:18
[求助] dc综合如何读入宏文件	cei527 2013-3-15	48713	xiuqi180 2013-12-19 09:04
[求助] 时钟移位	574920045 2013-12-17	31802	574920045 2013-12-19 09:03
[求助] 求教，chipscope连续数据采集	ino1988 2013-10-11	22776	ino1988 2013-12-19 09:01
[求助] 两个时钟域使能信号的同步，求助 ...2	jornrising 2011-5-28	125477	xiuqi180 2013-12-19 08:49
[求助] verilog设计中如何引导在综合时产生并行结构（非优先级） ...2	zylxzxcyz 2013-12-5	124600	zylxzxcyz 2013-12-18 22:30
[求助] fpga输入正弦信号相比于输入方波信号会产生相位噪声吗？ ...2	xinxiangbaiheqd 2013-12-11	114741	shiyinjita 2013-12-18 21:28
[讨论] 求助大神们~~~	nuaa_lieo 2013-12-18	01959	nuaa_lieo 2013-12-18 18:50
[求助] 用EDK把ip核通过总线挂载到microblaze上的问题，求各位指点！	my_layer 2013-12-17	32193	lddyx123 2013-12-18 17:24
[求助] 新手请教SOC设计具体的流程操作	IC.Michael 2013-12-17	11846	IC.Michael 2013-12-18 13:02
[求助] 用Xilinx ISE10.实现Leon3的问题	jnxu2007 2011-7-20	73622	jiacl 2013-12-18 11:21
[求助] 运算模块DC约束问题	立青 2013-12-18	01831	立青 2013-12-18 11:12
[讨论] xilinx virtex_5 DCM 综合时出错，总有信号无法布线	dongpingxjl 2013-12-17	22031	110500623 2013-12-18 09:11
[求助] 时钟数据恢复	574920045 2013-12-17	22295	haitaox 2013-12-18 09:01
[解决] Quartus ii 时序约束了,真的变稳了吗?	keyway 2012-10-23	33727	yc7722008 2013-12-18 00:36
[求助] modelsim 仿真时出错 ...2	北伐 2013-4-21	175667	zhangbinsniper 2013-12-17 22:43
[求助] 为什我我的modelsim始终添加不上xilinx的库文件呢？请各位看看我哪里操作的不对？	418478935 2013-8-21	84223	zhangbinsniper 2013-12-17 22:37
[其它] 上海转altera开发板+usb jtag，可验证sdram，130元包邮	hongyijia13 2013-12-15	32187	hongyijia13 2013-12-17 22:28
[求助] systemverilog 验证平台	htj844575037 2013-12-17	12301	A1985 2013-12-17 18:41
[求助] VHDL如何格式化代码	manadar 2013-12-13	64054	baopengfei1989 2013-12-17 18:39
[求助] nios硬件回传pc问题	jyfjyfqq 2013-12-16	11559	baopengfei1989 2013-12-17 18:37
[求助] 求问nios对dm9000a的初始化	yasics 2013-10-11	21946	fishOnFly 2013-12-17 17:12
[求助] 关于数字电路仿真，多个memory内的数据的转移	ttxs2009 2013-12-16	21822	ttxs2009 2013-12-17 03:16
[求助] 关于8b/10b编码的问题	小望怕水 2013-12-9	32575	xianrenwang 2013-12-16 23:30

1 ... 488 489 490 491492493 494 495 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31035|排名: 7

快速发帖

浏览过的版块

站长推荐 /2