数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 25 |主题: 31354|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 484 485 486 487488489 490 491 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教关于always中敏感事件列表的问题 ...2	tianshilei1992 2014-3-20	116557	tianshilei1992 2014-3-21 11:51
[求助] 无法将RPOM中程序加载到FPGA	ietangle 2014-3-21	02258	ietangle 2014-3-21 11:24
[原创] 从PROM中回读.mcs或.exo文件	ietangle 2014-3-21	05367	ietangle 2014-3-21 11:07
[求助] 这是什么滤波器 ...2	110500623 2011-7-29	1210892	yan12590120 2014-3-21 10:35
[求助] 关于ise的ip内核中fir滤波器的参数设置问题。。	flywindchang 2013-8-7	45739	yan12590120 2014-3-21 10:33
[求助] 以下代码可否在写法上简洁更好维护	卧虎藏龙 2014-3-19	52512	卧虎藏龙 2014-3-21 09:28
[求助] 求助关于reg的一个语法问题	h1_x2_r3 2014-3-19	72677	neufeifatonju 2014-3-21 09:03
[求助] ISE出现“HDLCompiler:1127” 警告	小望怕水 2014-3-17	15695	小望怕水 2014-3-21 09:02
[求助] DFT时对黑盒单元怎么处理，有这方面经验的进来交流下 ...2	xiubo541038 2013-3-11	136943	wh1105 2014-3-21 00:01
[求助] 紧急求助：关于例化Altera PCIe x4 IP变x1，x2的问题。。。好人牛人们请进啊 ...2	psd0208 2010-12-17	118752	wh1105 2014-3-20 23:59
[求助] 关于HDL Designer 2012.1 在Verilog-2005环境下add bus with ripper？	JoyShockley 2014-3-20	01461	JoyShockley 2014-3-20 21:58
[求助] 各位大大求指教！！	ietangle 2014-3-19	22511	ietangle 2014-3-20 14:50
[求助] 设计spi从接口电路，每次读操作（支持单次和burst）都会多读一次，求帮忙！	see01995 2014-3-19	24428	see01995 2014-3-20 13:21
[求助] 请教modelsim se 仿真vqm文件报警报错信息	csyyj 2014-3-20	01832	csyyj 2014-3-20 12:18
[讨论] 难道是论文错了？国内论文啊！！！	gateway91 2014-3-18	72743	gateway91 2014-3-20 11:18
[求助] 求助！modelsim仿真没有输出	justfortwo 2014-3-19	42852	bbd123 2014-3-20 08:51
[求助] 求助~~关于slice的问题	草明 2014-3-18	33321	wrl201 2014-3-19 22:08
[求助] 学习OFDM看那些书	zxfzpf 2014-3-19	12054	buley 2014-3-19 21:59
说参与者奖励的200信元怎么没有	humancat 2014-2-22	33608	阳晓沫 2014-3-19 21:55
[求助] FPGA初始化配置OV7670摄像头 ...2	wangee 2010-4-5	1414575	lovmedz 2014-3-19 21:40
[求助] 布局布线问题	chucunda 2013-7-28	33258	chucunda 2014-3-19 19:50
[求助] 仿真以太网mac ip核时遇到的问题	shenqixian 2014-3-19	12799	iamr 2014-3-19 19:11
[求助] 求助：CPLD把信号拉低的问题	clairechen 2014-3-18	12141	clairechen 2014-3-19 15:20
[求助] Xilinx v5 FPGA自定义IP核时，出现的问题	xushuai_hit53 2014-3-19	12066	xushuai_hit53 2014-3-19 14:16
calibre license 问题	liangjun_email 2014-3-17	12054	liangjun_email 2014-3-19 09:13
[讨论] 这个加法器什么意思？	sjdz2006 2014-3-19	12443	sjdz2006 2014-3-19 08:45
[讨论] 关于除法器的一个非常小的问题，只是涉及到计数器的！	gateway91 2014-3-17	42601	gateway91 2014-3-18 17:49
[求助] ise 时序仿真问题	鬼谷子墨翟 2014-3-11	54957	鬼谷子墨翟 2014-3-18 15:29
請問RAM要怎麼生成?(已有Verilog RTL, 做IC layout) ...2	leesg 2009-11-30	106183	vongy 2014-3-18 13:01
[求助] c2h compiler做硬件加速的问题	jiamianwuzhe 2014-3-18	02292	jiamianwuzhe 2014-3-18 10:53
[求助] IO PAD都有什么作用	Gary.wang 2012-9-25	68664	lilyzhong 2014-3-18 10:19
[求助] 修改系统时间后eda软件被锁定没法使用	netyouke314 2014-3-17	12371	netyouke314 2014-3-18 10:05
[求助] ADV7301进行数模转换	zxj0 2014-3-18	02181	zxj0 2014-3-18 09:38
[求助] 用FPGA实现256点FFT，采用基-2 按时间抽选的Verilog程序	shenlanse8805 2012-5-9	94480	wenjun000_007 2014-3-17 23:09
[求助] 基于nios2的16核cpu的设计	时空经略 2014-3-10	32380	ricvadim 2014-3-17 17:59

1 ... 484 485 486 487488489 490 491 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 25 |主题: 31354|排名: 9

快速发帖

站长推荐 /2