請問RAM要怎麼生成?(已有Verilog RTL, 做IC layout)

leesg · 发表于 2009-11-30 22:56:37

您需要登录才可以下载或查看，没有账号？注册

x

小弟有verilog code, 但有用到RAM,
不知道要用什麼軟體生成?
想要用 Tanner在Design compiler之後做layout.

心海的一滴泪 · 发表于 2009-12-1 10:33:36

ARTISION，好象是，忘记了

smilesly · 发表于 2009-12-1 13:50:58

不太理解你的问题，你是希望用你的code生成RAM，还是已有代码，希望自动生成个RAM，你在你的code里直接例化使用？

tppxp · 发表于 2009-12-1 15:11:21

memory compiler
2楼正解，不过多打了一个I

可以同时产生memory的RTL仿真代码，lib和layout

coolwall · 发表于 2009-12-4 03:04:23

若问下memory compiler 是在design compiler里面么

lulalaxp · 发表于 2009-12-4 10:01:54

本帖最后由 lulalaxp 于 2009-12-4 10:20 编辑

memory compiler 不在DC中，需要一个单独的licence。
如果你是在Xilinx FPGA中做RAM的话，使用coregen

彩云追月 · 发表于 2011-7-22 09:36:02

回复 3# smilesly

我遇到的就算这样的问题，我的代码里需要用两个ram来存储数据，但所不知道测试的时候这两个ram该怎么生成，怎么在测试文件里例化。

haojinweiwei · 发表于 2011-7-23 18:40:38

谢谢分享！

zhunh · 发表于 2011-7-23 23:18:46

ASIC中是用流片厂商提供的memory compile自动生成的，可以生成库和仿真用的代码。
如果是FPGA，可以用ISE自还的CORE GENERATE自动生成的，可以生成仿真代码和NGC文件。

loongdemeng · 发表于 2014-3-18 09:39:25

好的，可以借鉴。

站长推荐 /2