EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 483 484 485 486487488 489 490 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 对SRAM的时钟做clock gating有没有意义	iyama 2014-2-14	33105	alexsilvester 2014-2-23 20:33
[求助] 怎么固定Xilinx FPGA某个模块 ...2	nj_yanglu 2014-2-19	104747	alexsilvester 2014-2-23 18:28
[求助] FPGA+OV9655+VGA	lx324310 2014-2-21	23088	alexsilvester 2014-2-23 18:14
[原创] modelsim 门级仿真建立保持时间报错的问题	zq496547199 2014-2-20	12312	gaurson 2014-2-23 17:46
[求助] 1000分求Precision Synthesis 2012C FOR LINUX	processabcd 2013-3-30	32702	alexsilvester 2014-2-23 17:35
[求助] 想自己做一个最高频率可达200MHz的Altera的FPGA开发板	yf007 2014-2-22	23530	arccosx 2014-2-23 01:11
[求助] 安装ISE后无法启动PlanAhead	xyd20405 2013-11-19	43180	htliu007 2014-2-23 00:42
[求助] 推荐关于FPGA结构和ISE开发工具的书 - [悬赏 100 信元资产]	太行山下0523 2014-2-22	02075	太行山下0523 2014-2-22 20:32
[求助] DC 综合 memory 延时过大	wumingxuer 2011-8-4	53826	tellingstory 2014-2-22 11:14
[原创] VIVADO导出网表有黑盒？	xuchaolz 2014-2-22	03613	xuchaolz 2014-2-22 11:05
[求助] 时钟分频处理的问题，请大家帮忙看看 ...2	cjl_long 2014-2-20	115156	cjl_long 2014-2-22 09:31
[求助] ue编辑器的语法高亮显示	574920045 2014-1-15	22205	立青 2014-2-21 15:27
[求助]如何使用formality验证ISE place&route后的结果	yangyuf 2007-5-18	33485	qyujinquan 2014-2-21 10:34
[求助] 请教！！！用Modelsim仿真调用Altera库出现的问题	raojp 2014-2-19	34491	raojp 2014-2-21 09:18
[讨论] 两个位宽很小，深度很小的ram可以占用一个18K的BlockRam 吗	FPGA-allen 2014-2-13	43807	eaglelsb 2014-2-20 17:33
[求助] 求VLSI设计的书籍，纯结构设计的那种有没有	zhuyuefeng2009 2014-2-19	11829	bis2010 2014-2-20 16:43
[求助] 在使用synplify和ise的时候不能识别gtech库？	mballack 2014-1-8	24296	kmmy 2014-2-20 16:33
关于ISE高级组件Floorplanner,FPGA Editor,Floorplan Editor的学习资料 ...2	zhj1985 2009-3-10	1010884	mangotango 2014-2-20 00:26
[求助] 关于glue logic“胶合逻辑”的问题	slsjj988311 2011-11-27	13339	航行企鹅 2014-2-19 11:01
[原创] FPGA 扩展MAC 做以太网专题（1）--参考实例基于ALTERA 的3c120 的设计 ...2	chenpenghjh3 2011-11-13	134877	icqw1983 2014-2-18 17:10
[求助] ISE的summary中IOPAD的统计是指什么啊？	挂在天边的鱼 2014-2-12	21694	挂在天边的鱼 2014-2-18 14:46
[求助] debussy中如何只dump端口信号	挂在天边的鱼 2014-2-14	42157	挂在天边的鱼 2014-2-18 14:45
[求助] Zynq PL的AXIUART？	thostones 2014-2-13	23520	thostones 2014-2-18 09:01
[求助] 如何评估方波的质量？	liulanghan 2014-2-7	42496	shiyinjita 2014-2-17 23:06
[解决] modelsim 10.0a 破解方法	benny46 2012-5-7	32857	logilas 2014-2-17 22:42
[求助] 应届小硕，请问大虾：ASIC与FPGA发展前景怎样？	solomon_zhao 2014-2-15	43050	logilas 2014-2-17 22:30
[求助] 一个FPGA板同时例化两个相同系统的问题	loecd4346 2014-2-12	73266	loecd4346 2014-2-17 22:30
[求助] 关于verdi读取vhdl文件的问题！！！！！！	HADIST 2013-5-12	55941	thu_zgy 2014-2-17 20:30
[求助] 关于Altera的DDR2 IP核中的dqsupdate引脚的问题	85914332 2014-2-17	22607	85914332 2014-2-17 16:53
[求助] 关于Altera的DDR2 IP核问题	85914332 2014-2-14	32357	85914332 2014-2-17 10:09
[原创] 数据采集卡的实现！！！精华1 ...2 3 4	shiyinjita 2013-3-20	3516498	icqw1983 2014-2-16 19:27
[求助] 问一下一段代码的电路怎么实现，怎么给信号赋x值	tiiu 2014-2-14	62656	Lawee 2014-2-15 21:44
[求助] FPGA 捕获GPS C/A码	qin.he.king@ 2012-3-2	32514	huatiantian 2014-2-15 18:46
[求助] 关于STRATIX IV 中的PLL输出多个时钟的问题	furnace 2013-8-10	33979	furnace 2014-2-14 15:55
[求助] DC综合后slack计算不对	raisingheart 2014-1-22	73941	nature19900303 2014-2-14 15:47

1 ... 483 484 485 486487488 489 490 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1