数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31354|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 480 481 482 483484485 486 487 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 奇偶校验位产生器有关问题 ...2	xiaozi403 2014-4-8	105321	xiaozi403 2014-4-11 11:50
[讨论] 用MIG生成的DDR2控制器工作时会重新校正初始化	菜鸟要飞 2014-4-11	01775	菜鸟要飞 2014-4-11 10:09
[求助] 谁知道ISE自带的Isim仿真是功能仿真还是时序仿真啊？	zhuyuefeng2009 2014-4-4	55674	Alec_Fei 2014-4-11 09:20
XILINX ZYNQ有奖问答开奖结果（名单已公布）	jackzhang 2014-2-17	74890	zuige 2014-4-11 00:25
[求助] IC设计环境，设计工具问题请教（red hat /ubuntu/ CentOS），双系统	belamy 2013-11-23	62542	belamy 2014-4-10 22:52
[求助] 比较两个脉冲的宽度 ...2 3	liangyi790328_8 2013-2-21	217665	mqlitong 2014-4-10 21:00
[求助] 求一个用FPGA板和PC通信的小实验方案 ...2	ttxs2009 2014-2-26	165075	Timstory 2014-4-10 17:20
[求助] 有谁精通FPGA的？请进来	萍萍 2014-4-10	01743	萍萍 2014-4-10 16:58
[求助] 有关ISE中 MIG 的问题求助	rainday天意 2012-3-8	86763	zwfltt 2014-4-10 16:20
[求助] 为什么中断返回后主程序不继续执行？	luya24680 2012-1-21	24280	axi853 2014-4-10 13:01
[求助] 【求助】ISE如何仅用LUT实现ALU4？	aslyjr0131 2014-4-10	02034	aslyjr0131 2014-4-10 12:20
[讨论] IC博士硕士在公司待遇差别多少？ ...2	libaoshen888 2014-4-3	127705	tomzhuo 2014-4-10 10:38
[求助] verilog中reg变量在理解的时候是按照补码的方式理解的吗？	zhuyuefeng2009 2014-4-6	73808	zhuyuefeng2009 2014-4-10 09:32
[求助] quartus 层次设计问题	xiaota 2014-4-9	12098	onearangel 2014-4-10 06:51
[求助] 求助：关于用verilog设计电子时钟	886喵小姐 2014-4-9	22067	onearangel 2014-4-10 06:35
[求助] 求OFDM的FPGA实现的完整verilog源程序	fightycq 2014-4-9	12050	fpga_ic_design 2014-4-9 20:35
[原创] FPGA控制SDR SDRAM问题	windlx 2014-4-9	02392	windlx 2014-4-9 17:42
[其它] 出售个人用的Altera DE0 nano开发板（外带DM9000网口）	日哦普尔 2012-12-19	25819	xiaozi403 2014-4-9 17:02
[求助] 请问大家做DM9000A这个东西该如何下手?	kknd2009 2011-5-27	43169	DAVICOM 2014-4-9 16:56
[求助] debussy"the #1 arg is not the memory type signal"	belamy 2013-11-19	72500	Macnail 2014-4-9 14:50
[求助] 请教uclinux-nios2移植中dm9000遇到的问题！谢谢	hy7892060 2011-5-17	22727	DAVICOM 2014-4-9 14:17
[求助] 8051+uip 驱动dm9000	fishOnFly 2012-12-27	15849	DAVICOM 2014-4-9 14:10
[求助] 状态机时序问题	风展位 2014-4-7	22837	sina4321 2014-4-9 13:05
[求助] 求qpsk调制解调代码	zzz_999 2014-4-9	01988	zzz_999 2014-4-9 01:47
[求助] vcs_mx编译xilinx库的问题	zhangjunxf 2014-3-17	12566	zhangjunxf 2014-4-8 22:08
[求助] 状态机时序问题	风展位 2014-4-7	42600	MapleKing1990 2014-4-8 18:47
[求助] sdf反标成功，但是全部都had null values	avalon_wishbone 2013-9-20	33826	fhy420462303 2014-4-8 17:52
[讨论] Quartus 在programer里下载与在SignalTap里面下载	小钱 2013-1-4	95379	轩爸 2014-4-7 20:43
[求助] 求教，用ISE跑综合时，ucf文件的约束不起作用	qwerty1_0 2014-4-7	05222	qwerty1_0 2014-4-7 19:48
[求助] FPGA后仿	zhaoyang_yt 2014-4-3	21966	MapleKing1990 2014-4-7 19:18
[求助] 数字电路中的时序控制是不是由有限状态机实现的？	zhuyuefeng2009 2014-4-2	21696	MapleKing1990 2014-4-7 19:16
[求助] verilog中可综合的函数是不是只能是纯组合逻辑？	zhuyuefeng2009 2014-4-4	22546	MapleKing1990 2014-4-7 19:14
[求助] 请教如何将FPGA的输出引出来	tianshilei1992 2014-4-4	42682	MapleKing1990 2014-4-7 19:12
[求助] 新手求问 Virtex 2 XC2V6000板子能实现DDR控制器的功能吗	五湖78910海 2014-4-7	01628	五湖78910海 2014-4-7 19:08
[讨论] ZedBoard出售	mazama 2013-8-19	32835	hdg 2014-4-7 15:35

1 ... 480 481 482 483484485 486 487 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31354|排名: 5

快速发帖

浏览过的版块

站长推荐 /2