在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] DDR2的使用 a52581120 2011-12-15 13205 林间醉梦 2014-3-14 17:35
[求助] 求有关I2C的资料(如毕业论文,期刊文献==,,最好是近5年内的) 隔壁村的酱油 2014-3-10 32032 sunny_zhanxg 2014-3-14 16:33
[求助] vnc viewer 的输入问题 yangkaiqu 2014-3-14 01974 yangkaiqu 2014-3-14 15:46
[求助] 看DAC芯片资料时遇到个问题 yf007 2014-3-14 02087 yf007 2014-3-14 12:53
[求助] 不知道未来要做什么的好 candy198921 2014-3-12 63000 574920045 2014-3-14 09:03
[求助] 如何改NCverilog的背景色? dennisi123 2013-6-18 42195 owen70080 2014-3-14 01:20
在modelsim中支持TCL语言  ...2 atuhappy 2004-2-11 157638 ctqiang 2014-3-13 16:12
[求助] Xilinx FPGA封装文件 wzxwhyi 2014-3-12 02088 wzxwhyi 2014-3-12 20:57
[求助] 请大牛解答一下,AHB中多个master请求总线应该如何控制 fire_bird 2014-3-12 11882 hbhbts 2014-3-12 16:47
[原创] 关于XILINX SP6 MCB使用 调试经验分享 nj_yanglu 2013-6-3 43994 a20061475 2014-3-12 14:28
[求助] timequest中的SDC  ...2 gerry1812 2012-4-11 114661 a20061475 2014-3-12 11:40
[求助] zedborad Jtag 连接失败 attach_img wangjun5132 2014-3-11 23001 wangjun5132 2014-3-12 09:56
[求助] 异步不对称FIFO读出数据存在问题。。。 ckshy 2013-4-20 98847 周建伟 2014-3-12 09:19
[求助] 关于vhdl和verilog的差别 alien920804 2014-3-11 45248 alien920804 2014-3-12 08:56
[求助] map指的是什么 风展位 2014-3-11 11637 buley 2014-3-11 23:27
[求助] 关于verilog代码模块化对布局布线的影响 jameswu907168 2014-3-11 11811 Timme 2014-3-11 21:18
[求助] winpcap学习是关于argc值的问题 shenqixian 2014-3-11 01583 shenqixian 2014-3-11 20:31
[求助] verilog 负数表示 zhaow0422 2013-1-9 512540 masaka_xlw 2014-3-11 18:21
[活动] 【zynq征文】zedboard的ucf文档分享 attachment digest gaochy1126 2013-2-1 53785 应澜 2014-3-11 16:16
[求助] I2C从机响应的问题  ...23 刺猬精灵 2011-8-31 219356 yanshangzhao 2014-3-11 15:56
[求助] 求一个能够在DE0-Nano上运行的SDRAM代码 zhpg009 2014-3-11 12062 zhpg009 2014-3-11 15:01
[求助] DSI接口的设计 tanzhp 2014-3-11 13110 sunchengyao 2014-3-11 14:24
[求助] 补码截位的问题 goddade 2014-3-10 73768 goddade 2014-3-10 22:26
[求助] 关于时序仿真的问题 鬼谷子墨翟 2014-3-10 01882 鬼谷子墨翟 2014-3-10 22:12
[求助] 求速度能上200M的SDRAM芯片名? yf007 2014-3-10 01294 yf007 2014-3-10 21:36
[求助] FPGA 板子测试i2c slave代码 lizhaohong520@ 2011-11-2 53654 隔壁村的酱油 2014-3-10 21:28
[原创] 弱问I2C master读数据时,时钟是由谁产生的? attach_img  ...2 atlandis 2012-12-24 1510220 隔壁村的酱油 2014-3-10 21:27
[求助] WinPcap里面遇到的一个问题 shenqixian 2014-3-10 21905 shenqixian 2014-3-10 20:39
[求助] 有没有真正的大神,请教关于PLL的问题 万分感谢!!! 我要努力学习 2014-3-10 21942 alwayssq 2014-3-10 20:38
[求助] 关于zedboard这块板子 应澜 2014-3-10 01702 应澜 2014-3-10 18:28
[求助] 非XILINX的flash如何写bsd文件 wxg20020788 2014-3-6 32437 greatwind 2014-3-10 17:36
[求助] quartus 综合最大时钟频率 YoungZ1 2013-12-10 32527 greatwind 2014-3-10 17:23
[求助] CYCLONE 的 EP1C6T144C8 的VCCA_PLL电压不足 我要努力学习 2014-3-9 11578 我要努力学习 2014-3-10 14:55
[求助] Xilinx ISE DDR模块仿真怎样绕过calibration nonebody 2014-3-10 12090 nonebody 2014-3-10 13:05
[讨论] 有一个现成的UART波特率发生器的RTL代码请高手给讲讲 ttxs2009 2014-3-9 33831 Eagleson 2014-3-10 11:14
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 06:01 , Processed in 0.050528 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块