在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] accelDSP 11.3中如何像10.1中建立基于accelWare工程 nemiwei 2013-1-23 11892 mangotango 2014-5-3 15:28
[求助] 关于synplify FPGA综合时关于Clock Gate 的问题  ...23 一力为侵 2013-1-11 2015695 ja5623 2014-5-3 12:07
[求助] FPGA边界扫描模式可以串接两个FPGA吗 sundonga 2014-3-24 32807 ja5623 2014-5-3 11:29
[求助] 请问Xilinx FPGA开发板里的BRAM,对于小设计一般怎么使用? ttxs2009 2014-4-16 712669 ttxs2009 2014-5-3 05:05
[求助] ”关于如何把MCU的firmware烧到FPGA Cyclone II的板子上“求助 davidyang1983 2014-3-24 22489 ja5623 2014-5-3 01:16
[求助] PCIe TLP在DLL里的处理?? chanon 2014-5-1 12394 chanon 2014-5-2 22:34
[求助] Fedora 20安装quartus13.1不能联网 lanchoe 2014-5-1 22615 lanchoe 2014-5-2 19:41
[求助] 请问ISE有没有命令行来配置FPGA wushang 2014-3-26 22194 ja5623 2014-5-2 13:15
[求助] 用FPGA还是arm?  ...2 qiudanyi1 2014-3-11 165865 ja5623 2014-5-2 13:14
[求助] 关于fpga配置过程中的CRC校验的问题 xie0jing0 2014-3-31 34210 ja5623 2014-5-2 12:51
[求助] Xilinx FPGA板上DDR2验证  ...2 zhaoyang_yt 2014-1-15 124604 ja5623 2014-5-2 12:29
[讨论] 关于fifo,sram共用数据线,如何实现同时读写。 MapleKing1990 2014-5-2 12104 菜鸟要飞 2014-5-2 11:13
[求助] 关于xilinx K7的FIR IP CORE和普通I/O以LVDS信号传输速率的问题 frogjwb 2014-5-2 02913 frogjwb 2014-5-2 09:57
[原创] FPGA程序时好时坏,求原因。。。  ...234 shine_hh 2014-3-7 3111839 ja5623 2014-5-2 01:53
[求助] XILINX FPGA 调用大RAM 时序不过 如何解决 gg9132qq 2014-4-8 75745 ja5623 2014-5-2 01:50
[原创] fpga 的clock wizard 输入时钟为什么是66M atlandis 2014-4-16 63448 ja5623 2014-5-2 01:28
[求助] 關於使用IP核的若干問題 TsongLing5 2014-5-1 01735 TsongLing5 2014-5-1 18:30
[求助] 请教关于segmentation fault(core dump)的问题 sunrisewu 2012-12-4 69498 arenal 2014-5-1 16:25
AX88180的读写时序 wyn631281 2008-8-19 44960 shenqixian 2014-5-1 14:56
[求助] 能否软件仿真FPGA呢,就是实现硬件功能同时加上电路仿真? qqzwc 2014-5-1 15769 diyangguang 2014-5-1 08:59
[求助] 为什么板子上的block ram要多个bank,单一的bank有什么缺点? yansl 2014-4-29 43305 chinahhucai 2014-5-1 08:59
[求助] SDK编译时报错,如何解决? 520810 2014-4-29 43164 000xjy000 2014-5-1 07:18
[原创] ASIC设计的兄弟姐妹,求安慰, 求拥抱,求喝酒。。。  ...2 Turbo_Jet 2014-4-24 135366 songchao236 2014-4-30 21:32
[求助] PT检查扫描电路时序设置 hzdzkjly 2014-4-30 02054 hzdzkjly 2014-4-30 16:18
[求助] 求一个10输出的正弦波发生器 keyfanbiao 2014-4-30 11470 jxbuaaee 2014-4-30 16:16
[求助] 跪求!!!如何用verilog读txt的一行? xdzf 2014-4-30 22767 jxbuaaee 2014-4-30 16:13
[求助] cyclone iv e 下的logiclock设计 nst11308 2014-4-29 12249 btboy 2014-4-30 16:03
[求助] SEM IP核使用方法 践行者 2013-9-27 15383 xajtlj 2014-4-30 15:31
[求助] lattice的diamond软件中,如何看电路板的最大工作频率? guozheng 2013-5-8 74367 mangotango 2014-4-30 12:03
[求助] 跨时钟域,建立时间的问题  ...23 半岁man 2012-10-23 2810129 wang09123 2014-4-30 10:10
[求助] ISE14.5 Spartan6 MAP出错 ticool 2013-10-30 24124 ticool 2014-4-29 23:41
[求助] 有关有限状态机化简,“次态循环”是何意? zhuyuefeng2009 2014-4-1 23510 lin116 2014-4-29 22:09
[求助] 求助:如何设置emp240t100C5N的io口驱动电流? szteri 2014-4-29 12096 lin116 2014-4-29 21:57
[求助] 如何给二维数组赋初值0? bu2zhouzhu 2014-4-29 612002 bu2zhouzhu 2014-4-29 20:47
[求助] how to remove clock_gating cell belamy 2014-4-29 01491 belamy 2014-4-29 16:59
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-25 05:32 , Processed in 0.056785 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块