数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31036|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 471 472 473 474475476 477 478 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教uclinux-nios2移植中dm9000遇到的问题！谢谢	hy7892060 2011-5-17	22506	DAVICOM 2014-4-9 14:17
[求助] 8051+uip 驱动dm9000	fishOnFly 2012-12-27	15541	DAVICOM 2014-4-9 14:10
[求助] 状态机时序问题	风展位 2014-4-7	22595	sina4321 2014-4-9 13:05
[求助] 求qpsk调制解调代码	zzz_999 2014-4-9	01898	zzz_999 2014-4-9 01:47
[求助] vcs_mx编译xilinx库的问题	zhangjunxf 2014-3-17	12267	zhangjunxf 2014-4-8 22:08
[求助] 状态机时序问题	风展位 2014-4-7	42323	MapleKing1990 2014-4-8 18:47
[求助] sdf反标成功，但是全部都had null values	avalon_wishbone 2013-9-20	33511	fhy420462303 2014-4-8 17:52
[讨论] Quartus 在programer里下载与在SignalTap里面下载	小钱 2013-1-4	95012	轩爸 2014-4-7 20:43
[求助] 求教，用ISE跑综合时，ucf文件的约束不起作用	qwerty1_0 2014-4-7	04901	qwerty1_0 2014-4-7 19:48
[求助] FPGA后仿	zhaoyang_yt 2014-4-3	21732	MapleKing1990 2014-4-7 19:18
[求助] 数字电路中的时序控制是不是由有限状态机实现的？	zhuyuefeng2009 2014-4-2	21439	MapleKing1990 2014-4-7 19:16
[求助] verilog中可综合的函数是不是只能是纯组合逻辑？	zhuyuefeng2009 2014-4-4	22329	MapleKing1990 2014-4-7 19:14
[求助] 请教如何将FPGA的输出引出来	tianshilei1992 2014-4-4	42295	MapleKing1990 2014-4-7 19:12
[求助] 新手求问 Virtex 2 XC2V6000板子能实现DDR控制器的功能吗	五湖78910海 2014-4-7	01507	五湖78910海 2014-4-7 19:08
[讨论] ZedBoard出售	mazama 2013-8-19	32534	hdg 2014-4-7 15:35
[求助] xilinx PLL 输出	xayaya 2013-1-7	66743	574920045 2014-4-6 22:02
[求助] 大神帮帮我啊！！！关于 fpga 的 vga 图像显示怎么弄啊！！！求大神指导啊	985888406 2014-4-6	01530	985888406 2014-4-6 21:00
[求助] xilinx14.7 破解安装licence遇到的问题，求助！	fightycq 2014-4-6	23500	xxrw2007 2014-4-6 20:14
[求助] 有没有破解的64位的debussy???	Macnail 2013-7-14	45492	中国梅西 2014-4-6 15:08
[求助] verilog 和VHDL综合问题	stea9527 2014-4-4	32198	stea9527 2014-4-5 22:19
[求助] 关于下载出现无USB-BLASTER II选项无法下载的问题	fgn901228 2014-4-5	01314	fgn901228 2014-4-5 17:03
[求助] 如何在zedboard上面简历与DDR3的通信	duanxiaoshan 2014-4-5	03107	duanxiaoshan 2014-4-5 10:57
[求助] MCB在工程中加自己的逻辑测试	574920045 2014-4-4	11626	shiyinjita 2014-4-5 08:35
[求助] 大家帮我看看这个100进制计数器VHDL的设计有没有问题	656141806 2013-11-15	32253	轩爸 2014-4-4 23:05
[求助] 求助：2块板子通信，时钟不通步问题怎么解决？VHDL,CPLD	yanguanqi 2014-3-30	73201	轩爸 2014-4-4 22:51
[讨论] verilog代码实现不同位宽数据转换	子夜风尘 2013-4-19	911849	wh1105 2014-4-4 16:26
[求助] 朋友们，遇到过ATPG 跑SPF的时候出现这种错误吗？头疼啊	bluray2005 2012-3-15	23723	wh1105 2014-4-4 16:23
[求助] sync_block.v的功能是什么呀？	shenqixian 2014-4-3	22435	rvnistelrooy 2014-4-4 13:29
[求助] 新手求助ISE 加了.cdc后implement design报错	qq853311466 2014-4-4	02050	qq853311466 2014-4-4 12:12
[求助] vhdl c/=a'range=>'0'是什么意思	stea9527 2014-4-4	01859	stea9527 2014-4-4 09:28
[求助] dc各种时序计算问题	hxfwdzx 2011-8-26	73479	wh1105 2014-4-4 06:21
[求助] NC-verilog的代码覆盖率如何测？？？	renninger1 2010-4-28	24194	wh1105 2014-4-4 05:55
[求助] 请大神指点下 ISE14.2 用其自带的仿真软件进行仿仿真问题	gd199051 2014-4-3	02383	gd199051 2014-4-3 17:04
[求助] 求大神指点，VHDL编程实现PWM！	gd199051 2014-4-3	01466	gd199051 2014-4-3 16:26
[求助] altera的pci ip核pci_t32模式的使用程序	dreamfly5945 2014-4-3	01463	dreamfly5945 2014-4-3 16:09

1 ... 471 472 473 474475476 477 478 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31036|排名: 13

快速发帖

浏览过的版块

站长推荐 /2