在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4711|回复: 2

[求助] zynq7000系列FPGA的配置问题

[复制链接]
发表于 2014-5-19 16:41:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠:xilinx公司推出的zynq7000系列可编程的SOC,包括PS和PL两部分,一般情况下,PL部分需要借助PS配置才能启动。这里有一个疑问,PL部分能否单独配置(在vivado中),也就是相当于独立的FPGA使用,不利用PS部分?如果工程包含的PS和PL部分很大,每次修改下PL后,再重新编译,需要花费很长的时间
发表于 2014-5-20 07:49:10 | 显示全部楼层
可以,pl部分有单独的时钟,就是复位有点麻烦
发表于 2014-5-21 07:57:55 | 显示全部楼层
看看学习ing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 08:30 , Processed in 0.017995 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表