EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31184|排名: 48

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 468 469 470 471472473 474 475 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 在modelsim中怎么通过文件形式读取信号的频率等条件？	yongyuan_3166 2014-5-12	02019	yongyuan_3166 2014-5-12 13:56
[讨论] Questa Formal verification	huanguestc002 2014-5-12	02565	huanguestc002 2014-5-12 13:29
[求助] 怎么快速求一串二进制的第一个1的位置	nudtfei 2014-5-10	64787	nudtfei 2014-5-12 11:44
[求助] 急需过来人的指点！！！ ...2	lijuanwei 2014-4-22	185428	lijuanwei 2014-5-12 08:50
[求助] vhdl串口的长数据通信的实现	pinggougou 2014-5-6	22625	pinggougou 2014-5-12 00:22
[求助] 关于verilog语言的一个小问题，求助！！！	kebei94 2014-5-8	52307	iwantto 2014-5-11 21:23
[求助] 用VHDL实现一个8259终端芯片，求助	pqqkwp 2014-5-11	02384	pqqkwp 2014-5-11 18:42
[求助] 用verilog写计数器 ...2	星若天空 2013-12-15	195863	紫旋牛牛 2014-5-11 15:06
[求助] 请教一下SRAM的面积问题	jamesning 2014-5-11	01833	jamesning 2014-5-11 08:44
[求助] 谁那有PC访问PCIE设备的资料啊？	挂在天边的鱼 2014-5-4	11448	KSCNN 2014-5-10 20:43
[求助] 是不是altera的arria5和stratix5系列芯片工业级都是禁运的？	novemer 2014-5-8	12462	lwukang 2014-5-10 20:10
[求助] chipscop可以这样用吗？	菜鸟要飞 2014-5-8	43349	qwerty1_0 2014-5-10 18:56
[求助] Process will terminate 求解决	guyefeng123321 2014-5-7	22982	guyefeng123321 2014-5-10 12:34
[求助] 警告：net " "is missing source,defaulting to GND是什么意思	iwantto 2014-5-9	39947	iwantto 2014-5-10 12:12
A=Log(X) 的verilog code ...2 3	kevinwjs 2008-3-6	2415414	87692956 2014-5-9 23:23
[求助] 求助silvaco仿真ldmos的程序修改	木之夏夜 2014-5-8	23891	木之夏夜 2014-5-9 22:09
[求助] 设计异步FIFO的容量大小根据什么来定?	mushuichen 2014-4-27	55180	tangchaodefeng 2014-5-9 22:05
[求助] 两个按钮来加减同个变量的问题!!!!!到底错在哪??	xxxsaa 2014-5-6	42341	tangchaodefeng 2014-5-9 22:01
[求助] 听说很有航天院所，不让用verilog设计？求解答 ...2	huiyuanai3 2014-4-22	155330	立青 2014-5-9 21:24
[求助] verilog代码，无法实现用按键控制变量值的增减，求助	crazypo 2014-5-2	74776	立青 2014-5-9 20:55
[原创] win7 64位如何产生fsdb文件	huiyuanai3 2014-3-27	22915	CoCo3646 2014-5-9 20:21
[求助] hold不满足	topkingstar 2014-5-4	84714	diyangguang 2014-5-9 19:58
什么叫slew rate-limited clock source?	redapplepie 2007-3-9	33108	hujiaomianhao 2014-5-9 18:23
[求助] ise版本稳定性	574920045 2014-5-7	52345	418478935 2014-5-9 01:27
[原创] FPGA工作真心累。。。苦被啊。。。。 ...2 3 4	Turbo_Jet 2014-4-19	3411524	diyangguang 2014-5-8 22:39
[求助] power domain	Gary.wang 2014-5-8	02462	Gary.wang 2014-5-8 19:18
[求助] 求购SATA2.6 IP核的源代码	memsboy 2010-9-1	75463	betins1204 2014-5-8 11:38
[求助] Z7030 QSPI没时钟	zhch7777 2014-5-7	63434	zhch7777 2014-5-8 11:15
[求助] 关于位拼接的问题。。	nudtfei 2014-5-7	52914	nudtfei 2014-5-8 09:37
[求助] 求助载波同步vhdl代码	lishi107 2014-5-7	01459	lishi107 2014-5-7 18:35
[求助] 数模混合电路的可测性设计	snowzx 2014-5-7	01846	snowzx 2014-5-7 17:15
在quartus上看设计的最高时钟频率	edelajiang 2009-9-18	711469	quincyq2003 2014-5-7 12:44
[求助] verilog中的task使用DC可综合吗	ziseouranle 2014-5-6	56471	bu2zhouzhu 2014-5-7 10:51
[求助] 关于altera的fpga选型问题，请教	novemer 2014-5-6	11943	yadog 2014-5-7 08:43
[原创] Quartus 软件中的Shift Register（RAM_based）仿真总不正确	fengzhikuaikuai 2014-5-5	47218	fengzhikuaikuai 2014-5-7 08:23

1 ... 468 469 470 471472473 474 475 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31184|排名: 48

快速发帖

浏览过的版块

站长推荐 /1