ISE14.2 综合过了，MAP没过是怎么回事，求帮助

shine_hh

我用ISE14.2编辑了一个工程，综合过了，但是MAP没过。MAP中提示一下错误：
A.ERRORlace:543 - This design does not fit into the number of slices available in this device due to the complexity of
   the design and/or constraints.
B.ERRORlace:120 - There were not enough sites to place all selected components.
C.ERRORlace:418 - Failed to execute IOB Placement
D.ERROR:Pack:1654 - The timing-driven placement phase encountered an error.
这四个错误都是再添加上一个模块以后才有的，不添加这个模块就没有问题了，但是综合没错，应该该模块自身的问题不大。请问有什么好的方法可以帮助我吗？
谢谢各位！！！

110500623

占用的资源太多了，FPGA放不下了

adrian7

逻辑资源不够了

asic_service

或者这个模块使用了FPGA的某种特殊资源（比如serdes（高速串行IO口）, CPU硬核）。但是你ISE 工程里选用的fpga没有这种资源。

ligang1986718

基本就是资源不够了，选择的芯片slice不够

菜鸟要飞

逻辑资源不够了

golaycell

资源太多了，不合理

squirrel_216

看看那个不够用，稍稍优化一下就能够吧