EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31184|排名: 48

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 466 467 468 469470471 472 473 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] fpga的vga图像显示 ...2	985888406 2014-4-4	185926	平凡的足迹 2014-5-25 10:03
[求助] 如何简便地例化多个主体相同只是参数不同的模块	zhuyuefeng2009 2014-5-24	12265	tangchaodefeng 2014-5-25 09:24
[活动] ［Zynq征文]ZYNQ器件的启动配置方法探讨(原创) 精华1	wdzfd 2013-1-17	37054	fivelzy 2014-5-24 14:08
[招聘] 求FPGA/ARM/MCU嵌入式设计兼职项目	michael_klein 2014-5-7	43033	hawei7 2014-5-23 20:26
[求助] VCS仿真MCB ip时的问题	wenjohnny 2013-12-17	11929	haitaox 2014-5-23 15:31
[招聘] NXP	Smellie 2014-5-23	02486	Smellie 2014-5-23 14:14
[求助] [求助]请问一下寄存器里面写清是什么意思？	cxhy 2014-5-21	44729	cxhy 2014-5-23 13:13
[求助] 【求助】急！error：DesignEntry:30 -xx is out of data，求大神！	箭猪zjy 2012-12-21	15637	decade_0809 2014-5-23 09:59
[求助] ISE13.1调用modelsim仿真，输入全部为红线，是什么原因？	myduanning01 2014-5-22	04770	myduanning01 2014-5-22 21:48
[求助] verilog 能被VCS 编译但是不能仿真	教父 2014-5-15	73338	xwcumt 2014-5-22 21:30
[求助] Xilinx库编译到Modelsim仿真时的编译库路径问题？	KevinIC 2012-2-21	75261	xwcumt 2014-5-22 21:27
[求助] 请教如何安装linux版本的ISE14.6	just_newbie 2014-5-22	11973	xwcumt 2014-5-22 21:25
[求助] VHDL新手。PROT里面有没用到的输出量会不会影响程序	524510094 2014-5-22	02450	524510094 2014-5-22 19:38
[原创] 我们网站已经木有verdi2013啦？ ...2	atlandis 2014-5-19	134701	atlandis 2014-5-22 17:37
[求助] codeforge的筒子可以帮忙下个代码吗	齐小小 2014-5-22	01618	齐小小 2014-5-22 17:13
[求助] verilog用modelsim仿真毛刺怎么解决 - [已解决]	lbz053273 2014-5-22	75123	lbz053273 2014-5-22 14:28
[求助] offset in before约束	sss08_leon 2014-5-22	02298	sss08_leon 2014-5-22 10:30
[求助] silvaco模拟LDMOS程序修改	木之夏夜 2014-5-22	03111	木之夏夜 2014-5-22 09:57
[求助] XILINX FPGA中Slice 和Slice reg的区别	ziseouranle 2014-5-19	12825	ziseouranle 2014-5-21 17:45
[讨论] 有偿寻觅熟悉VIVADO流程的高手	ieangel 2013-4-18	84173	chen.terry 2014-5-21 15:43
[求助] FPGA和DSP间的HPI接口问题	dearhero 2014-5-20	22480	dearhero 2014-5-21 11:17
[原创] debussy字体太小，看不清楚额	atlandis 2014-5-20	22000	atlandis 2014-5-21 10:37
[求助] 解决ise布线问题	574920045 2014-5-21	05579	574920045 2014-5-21 09:14
[求助] 求助这种图应该怎么看？	老范 2014-5-20	22045	菜鸟要飞 2014-5-21 08:56
[求助] zynq7000系列FPGA的配置问题	goalyoung 2014-5-19	25283	vistas 2014-5-21 07:57
[原创] DC不能生成网表文件是什么原因？	ICSYS 2014-5-20	12158	vistas 2014-5-21 07:54
[求助] verilog语法问题 ...2	linsklmx 2014-5-13	178963	liliwa 2014-5-20 22:54
[求助] 关于Modelsim下的DDR仿真	zz_3070 2013-1-25	86078	nj_yanglu 2014-5-20 22:20
怎么设计一个占空比调节电路？	we1222 2008-11-17	64191	nj_yanglu 2014-5-20 22:16
[求助] ise布线没有布通，看到的是pll相关的信号	574920045 2014-5-20	03178	574920045 2014-5-20 17:48
[讨论] JTAG的TMS信号是如何产生的，有人研究过吗？	lingyunmu666 2014-5-20	01886	lingyunmu666 2014-5-20 16:54
[原创] 请教个verilog语法	atlandis 2014-5-15	62810	atlandis 2014-5-19 17:51
[求助] 如何让FPGA一部分工作，一部分不工作，是用时钟使能信号吗？	zhuyuefeng2009 2014-5-19	32050	chencsw 2014-5-19 13:46
[求助] 导师不放实习求助	xiaoyuer598 2014-5-17	63573	haimo 2014-5-19 13:43
[原创] 请教ISE管脚 IOB约束 IOB=force是什么意思呢	atlandis 2014-4-16	66106	菜鸟要飞 2014-5-19 08:45

1 ... 466 467 468 469470471 472 473 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31184|排名: 48

快速发帖

浏览过的版块

站长推荐 /1