在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] offset in before约束 sss08_leon 2014-5-22 02088 sss08_leon 2014-5-22 10:30
[求助] silvaco模拟LDMOS程序修改 attach_img 木之夏夜 2014-5-22 02938 木之夏夜 2014-5-22 09:57
[求助] XILINX FPGA中Slice 和Slice reg的区别 ziseouranle 2014-5-19 12615 ziseouranle 2014-5-21 17:45
[讨论] 有偿寻觅熟悉VIVADO流程的高手 ieangel 2013-4-18 83908 chen.terry 2014-5-21 15:43
[求助] FPGA和DSP间的HPI接口问题 dearhero 2014-5-20 22301 dearhero 2014-5-21 11:17
[原创] debussy字体太小,看不清楚额 atlandis 2014-5-20 21846 atlandis 2014-5-21 10:37
[求助] 解决ise布线问题 574920045 2014-5-21 05472 574920045 2014-5-21 09:14
[求助] 求助 这种图应该怎么看? attach_img 老范 2014-5-20 21899 菜鸟要飞 2014-5-21 08:56
[求助] zynq7000系列FPGA的配置问题 goalyoung 2014-5-19 25100 vistas 2014-5-21 07:57
[原创] DC不能生成网表文件是什么原因? ICSYS 2014-5-20 12102 vistas 2014-5-21 07:54
[求助] verilog语法问题  ...2 linsklmx 2014-5-13 178556 liliwa 2014-5-20 22:54
[求助] 关于Modelsim下的DDR仿真 zz_3070 2013-1-25 85824 nj_yanglu 2014-5-20 22:20
怎么设计一个占空比调节电路? we1222 2008-11-17 64020 nj_yanglu 2014-5-20 22:16
[求助] ise布线没有布通,看到的是pll相关的信号 attach_img 574920045 2014-5-20 02960 574920045 2014-5-20 17:48
[讨论] JTAG的TMS信号是如何产生的,有人研究过吗? lingyunmu666 2014-5-20 01821 lingyunmu666 2014-5-20 16:54
[原创] 请教个verilog语法 atlandis 2014-5-15 62607 atlandis 2014-5-19 17:51
[求助] 如何让FPGA一部分工作,一部分不工作,是用时钟使能信号吗? zhuyuefeng2009 2014-5-19 31905 chencsw 2014-5-19 13:46
[求助] 导师不放实习求助 xiaoyuer598 2014-5-17 63282 haimo 2014-5-19 13:43
[原创] 请教ISE管脚 IOB约束 IOB=force是什么意思呢 atlandis 2014-4-16 65957 菜鸟要飞 2014-5-19 08:45
[求助] ise13.3管脚问题 574920045 2014-5-17 01478 574920045 2014-5-17 14:18
[求助] 用modelsim时序仿真乘法器时出现value out of range 的错误 风在竹林 2014-5-17 01945 风在竹林 2014-5-17 12:20
[求助] 求问 关于 inout管脚相连问题 nosilence 2014-5-16 32607 nosilence 2014-5-17 12:17
[求助] Xilinx ISE 14.6 for linux ino1988 2014-1-22 23003 michael_klein 2014-5-17 10:53
[原创] 基于FPGA的DDS合成正玄波(Verilog) attach_img 123456789CUIT 2014-5-17 01898 123456789CUIT 2014-5-17 10:21
[原创] Ham_code_decode(基于FPGA的汉明码的编码与译码) attachment 123456789CUIT 2014-5-17 01782 123456789CUIT 2014-5-17 10:15
[求助] 求助—DDS里锁相环无输出? attach_img january_c 2014-5-11 11852 january_c 2014-5-16 22:53
[求助] 组合逻辑latch的影响 yichaoren 2012-10-31 74482 wendyyang100 2014-5-16 19:07
[求助] 非时钟引脚给指定到时钟引脚怎么解决 nb533 2014-5-15 54782 lwukang 2014-5-16 19:06
[求助] 真心求教--3-5万门逻辑单元的芯片哪个系列较为便宜-准备小批量 rednecker 2014-5-16 11932 everhappy 2014-5-16 15:49
[求助] FPGA毛刺的困扰 attach_img  ...2 hexuezu 2012-3-29 165822 yeyuren 2014-5-16 15:45
[求助] ise综合 574920045 2014-5-16 11832 everhappy 2014-5-16 15:40
[原创] Cadence支持多核仿真吗? ieeepanda 2010-9-6 75977 wgy10086 2014-5-16 07:31
[求助] 求助:GTX远端还回该怎么配置? attach_img dddk 2012-12-20 32387 ye241474698 2014-5-15 18:29
[求助] 但是好像关于quartus FFT IP核 知为123 2014-5-15 01500 知为123 2014-5-15 15:34
[求助] 有没有大神做过IC数字水印之类的,缓冲器插入的问题求助 tzz_hit 2014-5-15 01448 tzz_hit 2014-5-15 15:11
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 21:22 , Processed in 0.045596 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块