EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 458 459 460 461462463 464 465 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 时序仿真中，异步信号进入后一旦亚稳态，就一直亚稳态！	qiaokuangyi 2014-3-15	33159	qiaokuangyi 2014-7-10 10:04
[讨论] FPGA工程师的核心竞争力在哪里？ ...2 3 4	jasonhzl 2014-5-28	3211923	xiaopingtan 2014-7-10 09:18
[求助] 关于VGA接口同步信号问题	longxianjie 2014-7-6	15975	iwantto 2014-7-10 09:08
[求助] 做NIOS II 时代码的存储问题请教	djqlyy 2014-7-10	01990	djqlyy 2014-7-10 08:22
[原创] 在EDK中实现OV7670的图像显示的设计	freehardman 2014-4-17	43824	freehardman 2014-7-9 18:02
[讨论] 关于xilinx 的zynq中A9	yhcjfkc 2014-7-9	12515	yhcjfkc 2014-7-9 17:22
[求助] 【请教】零基础学FPGA从哪儿开始？	miao2012 2014-6-23	73669	lxt1020 2014-7-9 15:30
[求助] modelsim仿真DCM问题 ...2	cdyywz 2010-8-10	1410565	lxt1020 2014-7-9 15:22
[求助] FPGA程序下载问题	sgg19964 2014-7-9	13105	sgg19964 2014-7-9 15:18
[求助] 关于verilog综合的问题	arch_devil 2014-7-7	12612	orlye 2014-7-9 12:56
[原创] WIN7下安装QUARTUS II 9.0和modelsim 6.4a的经验	hurwitz 2014-7-9	03240	hurwitz 2014-7-9 11:25
[求助] catapult c语言转换verilog出错	iknowzxc 2014-7-7	72767	iknowzxc 2014-7-9 06:48
[求助] 关于SDRAM的页读写操作问题	y456321 2014-7-7	32500	y456321 2014-7-8 23:39
[原创] spartan3AN使用iSF的multiboot疑问	xingchen112 2014-7-8	01985	xingchen112 2014-7-8 22:39
[讨论] ISE14.6 XILINX CPLD综合的时候FIT出现警告，不能找到ISE项目库，详细信息如下：	manyou 2014-7-7	13180	xianrenwang 2014-7-8 22:33
[求助] WinpCap接收数据出问题	shenqixian 2014-7-6	12679	xianrenwang 2014-7-8 22:33
[求助] 求助，ISE编译完成后，implement还是显示问号怎么办 ...2	fascinate_lyd98 2014-7-5	138910	fascinate_lyd98 2014-7-8 22:03
[讨论] DC 综合疑问？	歪枣树 2014-7-8	01864	歪枣树 2014-7-8 20:12
[调查] 看Rabaey的数字集成电路这本书的作用？	liujian1990 2014-7-8	02165	liujian1990 2014-7-8 18:17
[求助] ngc文件仿真问题	polozpt 2014-7-8	03501	polozpt 2014-7-8 17:57
[讨论] 国产的Xilinx烧写器怎么样？ ...2	xushuai_hit53 2014-3-28	147460	xushuai_hit53 2014-7-8 16:59
[求助] 【寻找】 JPEG/JPEG2000 VEIRLOG的源码或者IP	xang 2014-4-24	63242	nachalsa 2014-7-8 16:40
[求助] synplify在MAP时canceled？求原因	yahooszh 2014-1-10	22646	atlandis 2014-7-8 14:50
[求助] 谁知道寄存器的使能是如何实现的呢？	unionten 2014-7-6	34886	quantumdot 2014-7-7 22:32
[讨论] FPGA引脚分配导致下载bit文件失败	micosin 2014-7-3	24154	micosin 2014-7-7 19:23
[求助] 5G射频，160MHz基带的FPGA平台	zhaozhipeng 2014-7-7	12559	wh1105 2014-7-7 18:19
[求助] 做FPGA数字，什么仿真工具能够用到多核CPU？ ...2	alpharay 2014-6-23	118456	alpharay 2014-7-7 17:23
[求助] FPGA的mcs文件固化进去后，板子上电后需要手动按下复位键	prototyping 2014-7-6	33080	prototyping 2014-7-7 15:13
[求助] formality报too complex怎么解决	orlye 2014-7-2	24216	orlye 2014-7-6 23:24
[招聘] 找工作遇到的FPGA逻辑的笔试题目，欢迎大家来讨论 ...2	tangyutao 2013-10-25	158470	zpf2014 2014-7-6 17:31
[求助] EMP240擦写次数	huiyuanai3 2014-7-5	04651	huiyuanai3 2014-7-5 21:53
[求助] 求教，怎样写verilog求复数信号幅值和角度？	sonicsun 2010-10-12	79089	木子田雨 2014-7-5 15:03
[求助] 寄存器已经赋给了初值，为何仿真开始的时候没有值呢？(已经解决)	yestone 2013-4-16	94485	木子田雨 2014-7-5 14:40
[求助] 芯片相关的工作怎么那么难找？	hawei7 2014-7-4	43271	xxxyyy114 2014-7-5 10:42
[求助] 【求助】xilinxFPGA利用IP核建立DDS模块，其输出波形每周期点数怎么控制	gongxiaohe 2012-7-5	33710	ricvadim 2014-7-5 00:29

1 ... 458 459 460 461462463 464 465 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

快速发帖

浏览过的版块

站长推荐 /1