在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7110|回复: 0

[求助] Xilinx中关于IDDR原语的使用疑问

[复制链接]
发表于 2014-8-5 09:04:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在ISE中编写Verilog代码,下载到FPGA中进行验证,出现一些问题,怀疑与IDDR原语的使用有关。
具体代码段如下所示:
----------------------------------------------------------------------------------------
assign CRS = (pos_RX_DV==1'b1 && neg_RX_DV==1'b1) ||
                    (pos_RX_DV==1'b0 && neg_RX_DV==1'b1 && pos_RXD==4'hf && neg_RXD==4'hf) ;
----------------------------------------------------------------------------------------

说明:(1)pos_RX_DV、neg_RX_DV 是由一个IDDR原语输出的两个信号;
                pos_RXD[3:0]、neg_RXD[3:0] 是由4个IDDR原语输出的一组信号,如第一个IDDR产生一组pos_RXD[0]和neg_RXD[0]。
         (2)这些由IDDR输出信号所生成的“CRS”,在我当前的测试条件下,在程序中是没有用到的(if...else语句中属于没有被选中的分支)。

现象:当生成CRS的这段组合逻辑中存在“pos_RXD”和“neg_RXD”信号时,下载后的程序就没有办法正确工作(chipscope正确,且CRS信号在当前测试中对程序是没有作用的);如果去掉“pos_RXD”和“neg_RXD”,下载后FPGA就可以正确工作。但是在其他测试条件下,我是需要“CRS”这个信号的,我认为可能和IDDR的使用有关,毕竟“pos_RXD”和“neg_RXD”是由4个IDDR生成,又合在一起使用的,不知道是不是我用的不对。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:18 , Processed in 0.014676 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表