quartusII 功能仿真报错 ，求大神帮忙

琨无与伦比

我是FPGA初学者，在仿真课本上一个例子，功能仿真时报错：Error: Zero-time oscillation in node "|mult_for|outcome~88" at time 0.0 ns. Check the design or vector source file for combinational loop.搞不明白是什么原因，希望大家能够帮忙，再此十分感谢。程序verilog hdl代码如下(两个8位数相乘）：
module mult_for(outcome,a,b);
parameter SIZE=8;
input[SIZE:1] a,b;
output reg[2*SIZE:1] outcome;
reg [2*SIZE:1] temp_a;
integer i;
always @(a,b)
   begin outcome<=0; temp_a=a;
     for(i=1;i<=SIZE;i=i+1)
     if( b[i])  outcome<=outcome+(temp_a<<(i-1));
   end
endmodule

lyzzh

这边可能有个问题，你这段是组合逻辑。自己加一个值赋值给自己，会锁死的.
Reg [2*size-1:0] outcome_tmp [size-1:0]:
Always @(*) begin
For(i=0;i<size；i=i+1)
    outcome_tmp[i]=b[i] ? a 《 (i-1)：0；
End
然后outcomp_tmp自加。其实可以a*b让工具去优化。况且fpga也自带乘法单元。（用手机打的，所以大小写不规范，见谅）

lyzzh

让outcomp_tmp相加就可以。

琨无与伦比

回复 2# lyzzh


   十分感谢，问题解决了 哈哈。