数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31036|排名: 59

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 459 460 461 462463464 465 466 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] SP6下在PCIE的DMA的testbench	shiyinjita 2013-5-31	11771	lilinle123 2014-6-10 06:12
[求助] 时序仿真中怎么看内部信号？	amabag 2014-6-9	23945	squirrel_216 2014-6-10 00:02
[原创] ISE14.2 综合过了，MAP没过是怎么回事，求帮助	shine_hh 2014-1-18	78476	squirrel_216 2014-6-9 23:52
[调查] 基于cofdm的fpga实现	zhoujun4215047 2013-6-17	12389	szfpga 2014-6-9 20:47
[求助] xilinx MIG读取DDR2出现的问题	gz_ehome 2014-6-7	85374	gz_ehome 2014-6-9 15:31
[原创] 【黑金原创教程连载】FPGA那些事儿-驱动篇I，每周更新	engelbert 2014-6-9	03157	engelbert 2014-6-9 13:58
[求助] 一个具体问题：组合逻辑在CPLD中的现象（急！）	小谢青枫 2014-6-7	33027	lhlhualin 2014-6-8 22:36
[求助] SystemC源程序中的examples 怎么编译运行求大神解答	gongfugod 2014-5-13	12076	rogan 2014-6-8 20:22
[求助] xilinx13.3 后的EDK教程 ...2	shiyinjita 2013-6-25	113792	shiyinjita 2014-6-8 13:54
[讨论] 《嵌入式软硬件协同设计实战指南：基于Xilinx ZYNQ》读后感	gaochy1126 2013-3-14	95909	nuaacym 2014-6-8 13:38
[原创] 关于Xilinx的QDRII控制器的初始化问题	jingshuizhuxin 2010-12-13	43196	nuaacym 2014-6-8 13:37
[求助] debussy+modelsim的仿真用Verilog可以，用VHDL就不行 ...2 3	edutainment 2010-3-4	2211261	sasso 2014-6-8 02:34
[求助] 三星的sdram上电DQM设置	574920045 2014-4-28	32089	wgej1987 2014-6-7 23:06
[讨论] 基于FPGA的DVI转VGA	574920045 2013-8-22	56609	sasso 2014-6-7 20:22
[原创] 讨论帖版块禁止用急急急单独等作为标题 !!!!!!!!!!!!	shiyinjita 2014-6-2	12454	sasso 2014-6-7 19:43
[求助] 想请教一下大师们verilog达到编程熟练规范应该看那些书能少走些弯路？	晓呆 2014-6-5	62981	sqwang93 2014-6-7 08:28
[求助] Altera FPGA 控制三速以太网IP核（TSE）问题	平凡的足迹 2014-6-6	02516	平凡的足迹 2014-6-6 11:24
[求助] VCS中的coverage merge功能	arsenal1215 2010-12-2	94346	sasso 2014-6-6 00:57
[求助] 使用stratix 4做多通道LVDS输出，如何约束TCCS最小？	miroc 2014-6-4	43389	miroc 2014-6-5 23:46
XILINX ISE11.3 已提供下载 ...2 3 4 5	crazyfind 2009-9-30	4814324	paulry 2014-6-5 21:42
[求助] 关于ddr2 controller仿真的问题，望解惑，感激不尽	hexuezu 2012-4-5	33445	sunisi2008 2014-6-5 17:32
[求助] 关于FPGA模块相互影响的问题	jameswu907168 2014-6-3	42452	wgej1987 2014-6-5 16:21
[求助] SDRAM串口打印出的数据出现重叠消失	14730497 2014-6-4	22419	wgej1987 2014-6-5 16:05
[求助] Verilog程序运行时序错乱了	sgg19964 2014-6-5	64119	sgg19964 2014-6-5 15:15
[求助] SDRAM相移问题	14730497 2014-6-4	64097	wgej1987 2014-6-5 14:38
[求助] DC中生成时钟怎么约束	sqqwm 2014-6-5	12224	wgej1987 2014-6-5 14:34
[求助] 有用过这款开发套件的吗？Cyclone III FPGA Development Kit	晓呆 2014-6-4	22025	wgej1987 2014-6-5 14:21
[求助] Systemverilog有没有类似VHDL的VITAL的东西？	飞扬紫百合 2014-6-5	11448	wgej1987 2014-6-5 14:12
大家觉得这本书如何？Priciples of Verifiable RTL Design, 2nd Ed. 有电子版吗？ ...2	crazytnt 2004-3-12	115359	zhangjunxf 2014-6-5 10:26
[求助] 使用Stratix 4的GX模块，能否屏蔽掉所有串口协议？	miroc 2014-4-15	22231	miroc 2014-6-4 22:57
[求助] 原理图设计为什么综合不过去。。。	yuhenmang 2012-8-2	47506	丫丫YA 2014-6-4 21:29
[求助] cadence设置问题？！！菜鸟求助，拜谢。 - [悬赏 100 信元资产]	lbz053273 2014-6-3	12380	lbz053273 2014-6-4 17:37
[资料] Zynq-7000可扩展处理平台介绍文档	wdzfd 2013-3-6	53400	nklc2009 2014-6-4 14:24
[求助] FPGA的学习方向 ...2 3 4 5	shiyinjita 2011-10-15	4215657	菜鸟要飞 2014-6-4 09:06
[原创] SDRAM 串口通信遇到问题	14730497 2014-6-3	01689	14730497 2014-6-3 23:31

1 ... 459 460 461 462463464 465 466 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31036|排名: 59

快速发帖

浏览过的版块

站长推荐 /2